[VHDL编程] clock

说明：数字钟VHDL源程序，有仿真图，源代码-VHDL digital clock source, there are simulation plans, source code, etc.
<deng wensi> 在 2025-02-13 上传 | 大小：1.28mb | 下载：0

[VHDL编程] sin_generator

说明：Sin Generator. 16 points on period.
<Evgeny> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] reed_solomon_decoder_latest.tar

说明：reed solomon (204,188). in verilog.
<Evgeny> 在 2025-02-13 上传 | 大小：175kb | 下载：0

[VHDL编程] rs_dec_enc_latest.tar

说明：Reed-Solomon (255,251). in VHDL.
<Evgeny> 在 2025-02-13 上传 | 大小：90kb | 下载：0

[VHDL编程] my_reg

说明：D触发器，Verilog实现，配有实验说明文档。-D flip-flop, Verilog implementation, with experimental documentation.
<姚成富> 在 2025-02-13 上传 | 大小：847kb | 下载：0

[VHDL编程] my_xnor

说明：同或门，Verilog实现，配有实验说明文档。-With or door, Verilog implementation, with experimental documentation.
<姚成富> 在 2025-02-13 上传 | 大小：871kb | 下载：0

[VHDL编程] my_xor

说明：异或门，Verilog实现，包含实验说明文档。-XOR gate, Verilog implementation, including test documentation.
<姚成富> 在 2025-02-13 上传 | 大小：873kb | 下载：0

[VHDL编程] shift_reg

说明：移位寄存器，Verilog实现，有实验说明文档。-Shift register, Verilog implementation, there is experimental documentation.
<姚成富> 在 2025-02-13 上传 | 大小：1.23mb | 下载：0

[VHDL编程] trafficlamp

说明：基于FPGA的交通灯设计，有红绿黄三色，与实际完全相符，采用三进程设计！-FPGA-based design of traffic lights, with red, green and yellow three-color, fully consistent with the actual, using the three process design!
<qs> 在 2025-02-13 上传 | 大小：90kb | 下载：0

[VHDL编程] HDB3

说明：采用FPGA产生数字基带系统传输码型HDB3码，采用《通信原理》例子设计。-Generated by FPGA digital baseband transmission code HDB3 code system, a " communication theory" example design.
<qs> 在 2025-02-13 上传 | 大小：283kb | 下载：0

[VHDL编程] Quartus2(FPGACPLD)

说明：在Quartus2上的FPGACPLD设计，PDF文档-The FPGACPLD design in Quartus2 , PDF documents
<秋潮> 在 2025-02-13 上传 | 大小：14.13mb | 下载：0

[VHDL编程] 1

说明：实现按键中断，在NIOS II IDE平台上实现按键中断，按键驱动程序在Quartus ii里面用VHDL编写。-interrupt
<stone> 在 2025-02-13 上传 | 大小：1kb | 下载：0