资源列表
[VHDL编程] Constraint-Based-Verification
说明:系統化驗証方法及實例探討Assertion, Constraint synthesis-Electronic Design complexity getting higher, the verification work needs to be fully understood<samuel chuang> 在 2025-02-02 上传 | 大小:1.57mb | 下载:1
[VHDL编程] 8bitcpunew
说明:8位cpu,能实现29条指令 烧录fpga开发板验证通过-8-bit cpu, fpga programming instructions to achieve 29 development board verified by<尹晋文> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0
[VHDL编程] 8253
说明:8253可编程定时器/计数器芯片 VeriLog实现-8253 programmable timer/counter chip VeriLog achieve<QingyuZhang> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0
[VHDL编程] fault
说明:fault minimization using genetic algorithm<thangapandiyan> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0
[VHDL编程] rader_transfom
说明:implementation of fft Rader algorithm in vhdl<horus> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0