[VHDL编程] ModelSim

说明：ModelSim进行设计仿真.rtf ModelSim进行设计仿真.rtf-ModelSim simulation design. RtfModelSim design simulation. Rtf
<xiao> 在 2025-02-02 上传 | 大小：1.57mb | 下载：0

[VHDL编程] Xilinx_Basys

说明：xilinx公司出的FPGA开发板和原理图-The FPGA company Xilinx development board and the schematic diagram
<zhangwen> 在 2025-02-02 上传 | 大小：1.57mb | 下载：0

[VHDL编程] fa0fdm

说明：这是很有用的VHDL和VERILOG 的源代码，我是买过的来的，觉得太有用了，特此共享，对于学习OFDM的人来说，是太难得了！-This is useful VHDL and VERILOG source code, I bought in the past, I feel so useful, and hereby share, for the people who study and OFDM, is too hard won!
<何渊泽> 在 2025-02-02 上传 | 大小：1.57mb | 下载：0

[VHDL编程] EECS-150---Components-and-Design-Techniques-for-D

说明：EECS 150 - Components and Design Techniques for Digital Systems
<Christoffer> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0

[VHDL编程] LED

说明：fpga中实现简单的led灯控制，包括流水灯等一系列的程序，帮你玩转led-led control
<万云> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0

[VHDL编程] CPU-with-VHDL-16-32

说明：在quartus中运行的32位指令集的16位CPU程序，模块化设计，包括MBR, BR, MR, ACC, MAR, PC, IR, CU, ROM, RAM, ALU等模块-In the the quartus run 32 16-bit CPU instruction set procedures, modular design, including the MBR, BR, MR, the ACC, the MAR, the PC
<> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0

[VHDL编程] arp

说明：arp协议收发的verilog代码，可以实现ARP包的收发-arp protocol verilog
<孙晨> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0

[VHDL编程] digital-logic-design-(FPGA)-based

说明：夏宇闻老师的经典数字逻辑设计（基于FPGA）-Xia Wen teacher classic digital logic design (FPGA)-based
<邓叶勋> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0

[VHDL编程] mp3

说明：基于FPGA的mp3播放器 ，使用Verilog 语言，简单实现音乐播放器功能-FPGA MP3 player
<李涛> 在 2025-02-02 上传 | 大小：1.58mb | 下载：0

[VHDL编程] C4_24

说明：24计数器，并用两个7段数码管分别显示个位和十位(24 counter, and digital display)
<尘之皓 > 在 2025-02-02 上传 | 大小：1.58mb | 下载：0

[VHDL编程] 夏宇闻数字逻辑设计

说明：夏文宇经典FPGA教程，手把手教你学会FPGA(Xia Wenyu classic FPGA tutorial, hand taught you to learn FPGA)
<南望书生 > 在 2025-02-02 上传 | 大小：1.57mb | 下载：0

[VHDL编程] 夏宇闻数字逻辑设计

说明：digital logic design
<^U^ > 在 2025-02-02 上传 | 大小：1.57mb | 下载：0