[VHDL编程] DE2_NIOS_HOST_MOUSE_VGA

说明：在DE2开发板上实现的VGA输出游戏。硬件用Verilog语言编写，在Quartus上编译；软件用C语言编写，在Nios2上编译运行。把DE2板和显示器键盘连起来即可使用。-Development in the DE2 board game to achieve the VGA output. Hardware using Verilog language, compiled in the Quartus software with
<符玉襄> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] skills_of_ModelSim

说明：modelsim使用技巧大全，包括使用教程，例子，心得等等。详细描述了如何通过modelsim进行仿真设计，是初学者需要的资料-Encyclopedia of use modelsim skills, including the use of tutorials, examples, experiences and so on. Described in detail how to design modelsim simulation
<二米阳光> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] DE2_system_NIOS_HOST_MOUSE_VGA

说明：DE2_system_NIOS_HOST_MOUSE_VGA ALTERA的DE2开发板卡的资料-DE2_system_NIOS_HOST_MOUSE_VGA ALTERA DE2 board
<dragon> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] codelock

说明：用VHDL实现密码锁功能，用状态机实现，分管理员和用户两种功能，可分别修改密码，重置密码等。-codelock，VHDL，state
<amanda> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] my_code

说明：编码器和译码器，Verilog实现，有具体实验说明文档。-Encoder and decoder, Verilog realization of a specific experiment documentation.
<mypudn0001> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] two_port_ram

说明：介绍如何使用ProASIC3/E的Two Port RAM，从例化到下载测试的整个过程。-Describes how to use the ProASIC3/E of Two Port RAM, to download the test from the cases of the whole process.
<pudn_de8> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] dds

说明：基于vhdl的dds信号发生器，可产生方波，三角波，正弦波，幅度，频率，相位可调-The signal generator based on VHDL DDS, can produce square wave, triangle wave, sine wave, amplitude, frequency, phase can be adjusted
<> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] est_rm

说明：最新xilinx edk 13.2软件开发参考资料，了解microblaze系统的开发-Latest xilinx edk 13.2 software development Resources for microblaze system development
<sunking> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] sqrt

说明：用verilog语言实现二进制数开方运算-verilog sqrt
<周慧> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] Frequency

说明：频率计，用verilog编写。语言简洁易懂。-Frequency counter, written in verilog.
<王赢之> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] mimasuo

说明：在cpld上利用可编程逻辑器件制作一个具有密码设置，修改识别的电子密码所，代码经实验验证。-Setting a password on the use of programmable logic devices produced in cpld modify recognition by electronic password code by experimental verification.
<summer> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0

[VHDL编程] viterbi_hard

说明：(2,1,3)卷积码编码，硬判决译码；编码是matlab语言，译码是verilog语言-(2,1,3) convolutional code encoding, hard decision decoding coding is matlab language, decoding is verilog language
<刘星麟> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0