资源列表

« 1 2 ... .49 .50 .51 .52 .53 754.55 .56 .57 .58 .59 ... 4311 »

[VHDL编程M-150_tm_eng

说明:M-150II打印机芯开发资料,广泛用于出租车记价器与消防记录仪!-M-150II Printer core development of information, widely used in taxi price in mind logger browser with fire!
<yinhuihuang> 在 2025-02-02 上传 | 大小:1.57mb | 下载:1

[VHDL编程stopwatch

说明:VHDL语言设计的秒表,实现计时功能,实现报时功能,并且通过硬件实验。-VHDL language design stopwatch, timer function of the realization, the realization of time functions, and through hardware experiments.
<王蕊> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程NiosII_Software_Developer_Handbook

说明:Nios II Software Developer s Handbook Nios II软件部分开发手册 也可以到Altera官方网上下载-Nios II Software Developer s Handbook
<weiw> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程altera_blaster

说明:altera usb 下载线DIY完全资料-altera usb blaster
<ocean> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程shuzizhong

说明:VHDL语言编写的数字钟的模拟程序,可以实现定时,时分秒的显示等-Digital clock written in VHDL simulation process can be achieved regularly, minutes and seconds of display time
<xiaoxiao> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程sw_led

说明:用Verilog代码编写,利用拨码开关控制led灯的显示,-Written in Verilog code using the DIP switches control led light display,
<吴平> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程25c

说明:基于xilinx spartan 3e 开发板的ATMEL 25c 系类EEPROM 接口程序。可以将EEPROM值读出并显示于LCD上。读取频率由DCM和内部分频器控制。读出结果可以自动和设定值(55AA 或AA55等)进行比对,并也在LCD上显示verify的结果。 通过switch可以选择连续读出整个存储空间,或是通过button按字节读取。-Based on the xilinx spartan 3e development b
<李华> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程verilog_prj_seq

说明:序列检测器,检测序列“11010”,verilog HDL代码。-Sequence detector, detection sequence "11010", verilog HDL code.
<Red_stone> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程shop

说明:自动售货机 Verilog 语言 状态机 FPGA 源代码 论文完整程序及验证结果-Vending machines FPGA Verilog language source code for the state papers and verify the results of a complete program
<王翠> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程ir

说明:这是一个红外遥控程序,可以遥控LED灯,数码管。语言verilog hdl-This is an infrared remote control program that can be remotely controlled LED lights, digital control. Language verilog hdl
<liweidi> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程dvi_demo

说明:DVI demo用Verilog编写,有modelsim的测试-DVI demo write by Verilog-HDL,test by modelsim.
<周开元> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0

[VHDL编程uart

说明:此上传文件实现的功能就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。 使用的是串口UART协议进行收发数据。(The function of this upload file is to receive data from PC in FPGA and send back the received data.The serial port UART protocol is used to receive and recei
<木子桶> 在 2025-02-02 上传 | 大小:1.57mb | 下载:0
« 1 2 ... .49 .50 .51 .52 .53 754.55 .56 .57 .58 .59 ... 4311 »

源码中国 www.ymcn.org