[VHDL编程] second

说明：等精度测试，待测频率超过100就停止产生脉冲(Such as precision testing, more than 100 stopped produce pulse frequency under test)
<奈何一梦 > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] cic3s32

说明：3阶cic滤波器，16位输出，32倍降采样处理(The 3 order CIC filter, 16 bit output, 32 fold down sampling processing)
<today_ztt > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] music

说明：implement a musis player
<long2234 > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] 4 level

说明：verilog四级触发链 简化代码 可以运行在FPGA平台上(Verilog 4 level flip-flop)
<crazyeden > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] 比较器1

说明：实现两个数字的比较大小，包括顶层文件和源文件以及测试文件。(To achieve the size of the two figures.)
<小二 > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] div

说明：运用verilog语言实现将频率分为二倍的作用。(two divided-frequency)
<allbest > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] add_1p

说明：用于FPGA的加法器实现程序，采用Verilog语言编写(Adder implementation program for FPGA)
<cxtisme > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] add_2p

说明：用于FPGA的加法器实现程序，采用Verilog语言编写，使用了两级流水线方法(Adder implementation program for FPGA)
<cxtisme > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] add_3p

说明：用于FPGA的加法器实现程序，采用Verilog语言编写，使用三级流水线方法(Adder implementation program for FPGA)
<cxtisme > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] shumaguan

说明：用于数字码与扫描显示数码的解算 可修改运算过程来适配所需要的输入数据格式(It can be used to modify the operation process of digital code and scanning digital display to adapt the input data format)
<1.8cm > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] sfifo

说明：fifo 控制器，也是转载的，主要是为了积分(A fifo controller verilog descr iption.)
<123yyy > 在 2024-07-02 上传 | 大小：1024 | 下载：0

[VHDL编程] n-bit adder

说明：n-bit optimized adder using VHDL
<mohAdel9 > 在 2024-07-02 上传 | 大小：1024 | 下载：0