[VHDL编程] Xilinx High Speed Cable 驱动

说明：XILINX高速烧写器仿真器驱动程序软件下载文件(XILINX high-speed loader emulator driver software download file)
<jfjfjfjfjfjf> 在 2024-11-08 上传 | 大小：33.32mb | 下载：0

[VHDL编程] GPU_LDPC+硕士毕设论文详解

说明：QC LDPC的编码译码 代码与论文配套 是研究生毕设 可运行 代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)
<fadai> 在 2024-11-08 上传 | 大小：18.83mb | 下载：0

[VHDL编程] TwoOderPll

说明：1、资料包含二阶环路设计简要说明，Matlab程序，Matlab程序模拟FPGA工作方式，对各变量进行了量化处理 2、资料包含使用Vivado2015.4.2版本的工程文件，可直接运行查看仿真结果 3、参考资料为杜勇老师的《锁相环技术原理及其FPGA实现》(1. The data include a brief descr iption of the second-order loop design. The MATLAB prog
<三百钱> 在 2024-11-08 上传 | 大小：31.04mb | 下载：0

[VHDL编程] LDPC

说明：LDPC编码的硬件代码,可在modelsim上验证(verilog code for ldpc encode)
<邹润秋> 在 2024-11-08 上传 | 大小：4.04mb | 下载：0

[VHDL编程] dma_ahb_latest.tar

说明：AHB DMA verilog源码 AHB总线 DMA接口源码(AHB bus DMA interface source code)
<翾飞FEI> 在 2024-11-08 上传 | 大小：646kb | 下载：0

[VHDL编程] tcp_ip_core_w_dhcp_latest.tar

说明：以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)
<翾飞FEI> 在 2024-11-08 上传 | 大小：149kb | 下载：1

[VHDL编程] 基于VHDL实现单精度浮点数的加-减法运算

说明：vhdl 加法器和减法器 希望对VHDL的同学有参考作用(VHDL adder and function as relative reference)
<angryzookey> 在 2024-11-08 上传 | 大小：654kb | 下载：0

[VHDL编程] frenq2

说明：数字硬件频率计 带有频率测量和占空比测量功能(Digital hardware frequency meter Frequency measurement and duty ratio measurement function)
<NarcissusYe> 在 2024-11-08 上传 | 大小：551kb | 下载：0

[VHDL编程] puvm.tar

说明：UVM实战随书源代码；方便学习使用；包含了ＣＨ０～ＣＨ８的所有源代码；可以直接编译通过；(UVM actual combat with book source code; easy to learn and use; contains all source codes from CH0 to CH8; it can be directly compiled and passed;)
<芯上人> 在 2024-11-08 上传 | 大小：275kb | 下载：1

[VHDL编程] Verilog的135个经典设计实例

说明：Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码
<三棵树机务段> 在 2024-11-08 上传 | 大小：164kb | 下载：0

[VHDL编程] demodulation

说明：基于verilog HDL的BPSK解调的FPGA实现，仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)
<涛2017777> 在 2024-11-08 上传 | 大小：128kb | 下载：0

[VHDL编程] cordic

说明：基于verilog HDL的cordic算法FPGA实现。省去繁琐的乘法开方计算。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684cordic u7B97 u6CD5FPGA u5B9E u73B0 u3002 u7B1 u53BB u7E1 u7410 u7684 u4E58 u6CD5 u5F00 u65B9 u8BA1 u7B97 u300BIDE
<涛2017777> 在 2024-11-08 上传 | 大小：95kb | 下载：0