[VHDL编程] byvhdstopwatchl

说明：1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计，存储器设计，存储回放显示设计）-1. High-precision digital s
<方周> 在 2024-12-30 上传 | 大小：2kb | 下载：1

[VHDL编程] FPGA_SONGER

说明：基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美-FPGA-based hardware music concert circuit design to achieve a complete VHDL code. and a detailed account of how the PDF download and set up
<wyy> 在 2024-12-30 上传 | 大小：729kb | 下载：1

[VHDL编程] usb_verilog.tar

说明：文件包含一个usb 专用集成电路设计项目，用的verilog 原码-document contains a usb ASIC design, the original code verilog
<jockeyhao> 在 2024-12-30 上传 | 大小：193kb | 下载：1

[VHDL编程] rs_decoder_31_19_6.tar

说明：Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynom
<许茹芸> 在 2024-12-30 上传 | 大小：14kb | 下载：1

[VHDL编程] 9.7_DIRIVER_control

说明：基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 　　9.7.1 步进电机驱动的逻辑符号 　　9.7.2 步进电机驱动的时序图 　　9.7.3 步进电机驱动的逻辑框图 　　9.7.4 计数模块的设计与实现 　　9.7.5 译码模块的设计与实现 　　9.7.6 步进电机驱动的Verilog-HDL描述　 　　9.7.7 编译指令-"宏替换`define"的使用方法 　
<宁宁> 在 2024-12-30 上传 | 大小：2kb | 下载：1

[VHDL编程] RS(32to28)encoderanddecoder

说明：RS(32,28) encoder and decoder VHDL-RS (32,28) encoder and decoder VHDL
<王文> 在 2024-12-30 上传 | 大小：75kb | 下载：1

[VHDL编程] USB_I2C_MAC_FPGA_Code

说明：《FPGA数字电子系统设计与开发实例导航》的配套光盘，Verilog编写，USB、I2C、MAC的接口设计-"FPGA digital electronic system design and development examples navigation" matching discs, Verilog prepared, USB, I2C, the MAC interface design
<孟繁雪> 在 2024-12-30 上传 | 大小：1.68mb | 下载：1

[VHDL编程] keyboard__1.1

说明：实现数码管输入显示器输出功能（加减乘除运算）-realization of the digital input output function display (arithmetic operations)
<龙小军> 在 2024-12-30 上传 | 大小：1kb | 下载：1

[VHDL编程] cpu86model

说明：关于8086的软核fpga代码，可以直接再fpag的开发板上调试，好用而且是免费的-on the 8086 soft-core fpga code can then direct the development fpag board debugging, handy and free
<赵春生> 在 2024-12-30 上传 | 大小：264kb | 下载：1

[VHDL编程] verilogzzhwfy

说明：用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真-QPSK with Verilog realize the difference, code, and serial, Xie difference, encryption codes, and solutions Series, The simulation used MUXPLUS2
<周正华> 在 2024-12-30 上传 | 大小：5kb | 下载：1

[VHDL编程] usb_funct[1].tar

说明：usb2.0的IP核，可在QuartusII或MaxPlusII环境下实现编译和生成ip核-usb2.0 IP nuclear, QuartusII or the environment under MaxPlusII compile and generate nuclear ip
<刘洋> 在 2024-12-30 上传 | 大小：177kb | 下载：1

[VHDL编程] i2c

说明：I2C端口的FPGA实现，网上较多，但发现不少有问题，这个是在网上代码的基础上修改过，验证可行。-I2C port FPGA, online more, but found that many problems This is a code on the Internet on the basis of the revised test feasible.
<贾明> 在 2024-12-30 上传 | 大小：1kb | 下载：1