[VHDL编程] viterbi-deoder

说明：viterbi decoder with constraint length 7,4
<arev> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] booth.vhd

说明：this the source code for booth s multiplier. used to low power dsp architecture.-this is the source code for booth s multiplier. used to low power dsp architecture.
<nathan> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] code

说明：可编程器件课程实验相关代码。硬件描述语言中不同的描述，会综合出不同的硬件电路。-The programmable device curriculum experiments relevant code. The descr iption of the hardware descr iption language, will be integrated hardware circuit.
<丁海蛟> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] pnsequence.v

说明：pn sequence generator in verilog
<pavanteja> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] frequency---base-on-verilog

说明：基于verilog的数字频率计设计(源码)-frequency design base on verilog
<afei> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] shouhuo

说明：自动售货机具备投币找零功能，并用LED数码管显示金额-Coin-operated vending machines have change for function, LED digital tube display amount
<牛旭> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] U_XMIT

说明：8位并行转穿行发送程序，波特率可自行设置，经检验有实用效果-8-bit parallel transfer walk through the sending program, the baud rate can be set up their own practical effect inspection
<first blood> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] AD_R

说明：AD7685芯片采集程序，可以自行设置采样率，经检验可用。-The AD7685 chip collection procedures, available.
<first blood> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] AD_RW

说明：AD1555/1556联合采样程序，可自行设置采样率，经检验可用。-Joint sampling program in AD1555/1556 to set the sampling rate, the test can be used.
<first blood> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] Decade-Counter

说明：decade counter with two input and count out outputs
<sreedharan> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] mux-top-module

说明：Vhdl implementation of Mux module using and gate or gate and with testbench
<Abhijeet> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] true_dual_port_ram_single_clock

说明：Quartus II VHDL Template. True Dual-Port RAM with dual clock.
<Trung> 在 2024-10-07 上传 | 大小：1024 | 下载：0