资源列表

« 1 2 ... .57 .58 .59 .60 .61 4162.63 .64 .65 .66 .67 ... 4311 »

[VHDL编程KEY_LED

说明:一个入门级的程序,按键点亮led的程序!初学可以下载下来参考~-light led
<李木> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程fenpin

说明:实现了1到62553的任意分频,且文件中包含测试文件,是个不错的选择。-1-62553 any divide the file containing the test file, is a good choice.
<张学仁> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程gun

说明:一个LED数码管电子钟,涉及计数器,动态扫描-LED digital tube electronic clock, involved in counter, dynamic scanning
<黎明> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程spi_test

说明:FPGA的spi程序,可完全模拟出spi核,而且通用性好,无BUG-Spi procedures of the FPGA can be completely simulated the spi nuclear, and versatility, no BUG
<胡光耀> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程tesetbenchram

说明:本资料适合于初学者使用, 主要举例了测试代码的范例,以及正确的测试代码-The data is suitable for beginners to use, the main example test code examples, as well as the correct test code
<pxxiu> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程code

说明:32位全加器 使用verilog写的硬件描述语言,xilinx芯片上运行过-32bits full adder
<许阳> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程code

说明:32bits流水线加法器,verilog语言的,xilinx公司芯片上运行通过-The 32bits pipelined adder verilog language, xilinx chip run through
<许阳> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程daima

说明:32bits进位选择加法器,verilog语言的,xilinx公司芯片上运行通过-The 32bits carry select adder verilog language, xilinx chip run through
<许阳> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程code

说明:32bits补码加法器,verilog语言的,xilinx公司芯片上运行通过-The 32bits complement adder verilog language, xilinx chip run through
<许阳> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程verilog

说明:全数字锁相环的verilog源代码,用于FPGA开发全数字锁相环-DPLL verilog source code for FPGA development DPLL
<wangxin> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程yj

说明:开发板的引进配置文件,对学习开发板如何配置引进有很大的帮助。-The introduction of the configuration file development board, the introduction of a great help in learning how to configure the development board.
<zhaorongjian> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程FIR

说明:采用加法树设计8位乘法器,具有流水线结构7阶FIR滤波器,输入序列信号字长4位表示,并且是无符号数。(An adder tree is used to design the 8 bit multiplier, which has a pipelined 7 order FIR filter. The input sequence signal is 4 bits, and it is an unsigned number.)
<mofeizq> 在 2024-11-10 上传 | 大小:1kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 4162.63 .64 .65 .66 .67 ... 4311 »

源码中国 www.ymcn.org