[VHDL编程] 4 level

说明：verilog四级触发链 简化代码 可以运行在FPGA平台上(Verilog 4 level flip-flop)
<crazyeden > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 0011.DBCONN

说明：File list(Click to check if it's the file you need, and recomment it at the bottom):
<ehdudurrdjd > 在 2024-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] 7232

说明：Space target recognition algorithm using PM, Maximum Likelihood (ML) criteria and maximum a posteriori (MAP) criterion, ECG data and includes source code written in MATLAB.
<huiqingqang > 在 2024-11-13 上传 | 大小：40kb | 下载：0

[VHDL编程] led_water

说明：酷睿系列流水灯通用程序，来回往返流水，点亮led(ledwater for ep2c8q208c8)
<晚风拂柳颜 > 在 2024-11-13 上传 | 大小：455kb | 下载：0

[VHDL编程] EP4CE10F17C8

说明：FPGA的手册资料，EP4CE10F17C8的(Manual data of FPGA EP4CE10F17C8)
<mirror1 > 在 2024-11-13 上传 | 大小：460kb | 下载：0

[VHDL编程] 比较器1

说明：实现两个数字的比较大小，包括顶层文件和源文件以及测试文件。(To achieve the size of the two figures.)
<小二 > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 8-tile-puzzle-master

说明：BVNGBFGJHN SDOIV KJCXVN DVK DVOI V DVNKL LV
<aronyanez > 在 2024-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] VCS

说明：vcs介绍使用方法 介绍如何具体使用synopsys公司的软件(VCs describes the use of the method)
<觉感 > 在 2024-11-13 上传 | 大小：224kb | 下载：0

[VHDL编程] step_motor

说明：2相混合式步进电机驱动程序，配套MC860H驱动器，共阴极接法 EN提前DIR至少5us，正常工作为高电平 DIR提前PUL下降沿5us确定其状态高或底，DIR 高：正转，底：反转 PUL脉冲信号，高电平不小于2.5us，低电平不小于2.5us(2 phase hybrid stepper motor driver, matching MC860H driver, common cathode connection method.
<rabbiteee > 在 2024-11-13 上传 | 大小：3.03mb | 下载：0

[VHDL编程] div

说明：运用verilog语言实现将频率分为二倍的作用。(two divided-frequency)
<allbest > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA与SPI接口程序(hdl源代码)

说明：FPGA,VERILOG,SPI串口通信；(FPGA,VERILOG,SPI;;;;;;;;;)
<dl121 > 在 2024-11-13 上传 | 大小：2kb | 下载：0

[VHDL编程] Dm9000aep_Protocol

说明：基于DM9000AEP的网络协议，Dm9000aep_Protocol.v(DM9000AEP based network protocol,Dm9000aep_Protocol.v)
<占伤感 > 在 2024-11-13 上传 | 大小：2.01mb | 下载：0