[VHDL编程] PRINTBMP

说明：用于设置显示电脑的SVGA模式，及各个色彩寄存器，来显示输出BMP 图像-to set model of SVGA and register to output the BMP image
<李龙飞> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 7_1LVDS_serilizer

说明：7:1LVDS编码 为LVDS方面需求的人提供参考设计，很高兴- This VHDL or Verilog source code is intended as a design reference which illustrates how these types of functions can be implemented. It is the user s responsibility to verify the
<大方的> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] etester(bk)

说明：等精度测频程序，VHDL语言编写，已编译通过，放心使用。-Procedures such as precision frequency measurement, VHDL language, compiled by, ease of use.
<wdd85> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c

说明：I2C控制配置 WM8731芯片 FPGA-I2C control configuration
<zhouruibin> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] caideng

说明：彩灯闪烁的控制,可以实现彩灯的多种闪烁方式控制-colorful lights’s controllor . It can let the lights work in different ways.
<浦辉> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] zdsh

说明：用硬件描述语言写的几个自动售货机代码，有对应测试文件，当有硬币投入时，仿真波形得到正确结果。-Hardware descr iption language code written in a few vending machines, has a corresponding test file, when a coin, the simulation waveform to get the right results.
<jingling> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] conv_enc

说明：卷积码编码，用veriolog实现一个（2,1,3）卷积编码-Convolutional coding, with veriolog implement a (2,1,3) convolutional code
<瑶云城> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 60code

说明：本源代码基于VHDL语言，实现了模60的异步复位同步计数功能。-VHDL source code is based on the language, to achieve the synchronization module 60 of the asynchronous reset counter function.
<李丽> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_Manchester

说明：曼彻斯特码编码电路，在工业电路中有较好的抗干扰性，而且编码电路简单，容易在FPGA上实现-Manchester encoding circuit, the circuit in the industry in a better anti-interference, and the coding circuit is simple, easily implemented on FPGA
<史江城> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] LEDs

说明：LEDs VHDL源码 经修改,功能正常,可综合.-LEDs VHDL source code
<TBR> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] cnt8bc

说明：8位加减带异步复位计数器，使用双向输入管脚- Design an 8-bit up and down synchronous counter in VHDL with the following features: The same ports are used for signals to be inputted and outputted. The ports are bi-directionally buffered. T
<fjmwu> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] FSMwithOutputsDecode

说明：有限状态机FSM with Outputs Decoded in Parallel Output Register-FSM with Outputs Decoded in Parallel Output Register
<fjmwu> 在 2025-01-16 上传 | 大小：1kb | 下载：0