资源列表
[VHDL编程] music.v
说明:用VHDL硬件描述语言在CPLD实现播放音乐-VHDL hardware descr iption language used for playing music in the CPLD<jiajinying> 在 2024-10-11 上传 | 大小:1024 | 下载:0
[VHDL编程] wanyongbiao
说明:EDA的课程设计,可以实现带有两位分和两位秒的四位数码表显示-EDA curriculum design can be achieved with two minutes and two seconds, four digital table shows<SCC> 在 2024-10-11 上传 | 大小:1024 | 下载:0
[VHDL编程] Rake_Receiver
说明:用Verilog HDL语言实现一个Rake接收机的最大比合并准则,其中3路输入数据是并行相关输出-Verilog HDL language with a Rake receiver maximum ratio combining criteria, of which 3 related to the parallel input data is output<张茂磊> 在 2024-10-11 上传 | 大小:1024 | 下载:1