[VHDL编程] Full.adder

说明：Verilog的RTL级别全加器和测试平台，测试通过-Verilog RTL level full adder and test benck
<> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Gate.level.adder

说明：Verilog 门电路级别的全加器，测试通过-Verilog Gate Level adder and testbenck
<> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo89

说明：一个先进先出缓冲器的vhdl源代码，深度是8，宽度是9位。-A FIFO CODE IN VHDL.
<巍山劲松> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] divider16

说明：16位小数除法器verilog源码，可综合的，已经仿真过。-16bit fractional numeral divider verilog source
<maxwellqq> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 21238834trivium

说明：Implementaion of Trivium algorithm written in VHDL.
<nagaria> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] folded_FIR_filter

说明：folded fir filter made by woong
<woong> 在 2025-01-16 上传 | 大小：1kb | 下载：1

[VHDL编程] is61lv25616

说明：
<绝对零度> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] code3

说明：this slice processor-this is slice processor
<thomas> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] shifter_left_8_8_4

说明：barrel shifter.实现循环左移的功能，8个输入，8个输出。每个输入或者输出是4位-barrel shifter. 8 inputs,8 outputs. And every input or output has 4bits.
<zhang> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ads7809

说明：ADS7809是Burr-Brown公司推出的高精度AD采集芯片。它采用5V单电源供电,内含16位 逐次逼近寄存器,采样精度高,功耗小。 用Verilog实现其配置-ADS7809 is a Burr-Brown Introduces High Precision AD capture chip. It uses a single 5V supply, with 16-bit successive approximation r
<dengxiaosong> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ad5399

说明：AD5399是一款串行输入、双通道、12位数模转换器，可采用二进制补码数字编码。。 用Verilog实现其配置与功能-AD5399 is a serial input, dual-channel, 12-bit DAC, digital code can be twos complement. . Configuration and use Verilog functions to achieve its
<dengxiaosong> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd1602_drive

说明：用Verilog实现1602的配置及功能。正确编译与实现-Realized by Verilog 1602 configurations and functions. Compilation and implementation of the right
<dengxiaosong> 在 2025-01-16 上传 | 大小：1kb | 下载：0