资源列表
[VHDL编程] config_ad9957
说明:用Verilog正确配置ad9957,,在ISE环境中正确编译与实现-Properly configured with the Verilog ad9957,, compiled in the ISE environment and realization of the right<dengxiaosong> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] config_ad6636
说明:用Verilog正确配置ad6636,,在ISE环境中正确编译与实现-Properly configured with the Verilog ad6636,, compiled in the ISE environment and realization of the right<dengxiaosong> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] floating-point-multiplier
说明:verilog implementation of the floating point multiplier<ramtin> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] Multiplier
说明:verilog implementation of the 32bit multiplier<ramtin> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] 8-ADDER-VHDL
说明:用硬件描述语言编写的8位全加器代码,很实用!-Using hardware descr iption language preparation 8 bits QuanJia implement code, very useful!!<王浩彬> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] HALF-ADDER-VHDL
说明:用硬件描述语言编写的8位全加器代码,很实用通过对代码的编译和波形检测显示出此设计也是完全符合要求的,并且和设计的电路图一样,也达到相同的效果。-Using hardware descr iption language preparation 8 bits QuanJia implement code, is very practical through the code compiler and waveform test shows<王浩彬> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] SRAM_1wait
说明:The aim of this vhdl file is to create a simple interface betwhen the sram and a basic processor on a semisync data bus. This was made using the test board DE2 from Altera.<Hz> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] mo12_counter
说明:基于FPGA的VHDL程序实现模12计数器-FPGA VHDL model12counter<赵静> 在 2024-11-14 上传 | 大小:1kb | 下载:0