[VHDL编程] VerilogCode_8-bit_2to1_mux

说明：Verilog Code for 8 to 1 multiplexer for the code to be implemented on Altera DE2 board
<Rahul> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogCode_BCD_counter

说明：Verilog Code for a BCD counter and it is implemented on Altera DE2 board-Verilog Code for a BCD counter and it is implemented on Altera DE2 board
<Rahul> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] vga1

说明：VGA 接口模块，800*600接口时序verilog实现-VGA interface module, 800* 600 interface timing verilog implementation
<wangkunchi> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] LcdDisp

说明：128*64点阵LCD的Verilog代码，LCD为左右半屏各64*64个点，LCDdatasheet可参考ZY12864D.pdf-128* 64 dot matrix LCD, Verilog code, LCD screen is about half of the 64* 64 points, LCDdatasheet refer ZY12864D.pdf
<曹氏> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] no1_arrengment_if

说明：no1_arrengment_if by vhdl using xlinx
<usef> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] NO2_SWITCH_IF

说明：swiych_if by vhdl using xlinx
<usef> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] NO3_ALU_IF

说明：alu_if bu vhdl using xlinx
<usef> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] keyscan3

说明：键盘扫描 以及输入后在LED 上的显示数字是无人分配【是大牌fks东平干净哦耍大牌企鹅王如图七二五体弱配挖潜普通孤儿我陪你 -After scanning the keyboard and input on the LED display digital distribution is no big fks Dongping 【is clean and the king penguins Oh diva seven hundred
<SEE> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] div8M_v

说明：基本的分频器，用于将时钟频率降低一半。包含两个接口，只使用寄存器，未使用线网类型。-The basic divider for halving the clock frequency. Contains two interfaces, using only regs instead of wires.
<wzx> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] parrel_to_serial

说明：S2p源可以用于实现相关的数据,但不能达到草湖北县外操作-S2p source can be used to implement the relevant data, but cannot achieve grass hubei outside the county operation
<侯照临> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] 1addto10

说明：本程序是一个从1累加到10的小算法，用VHDL编写与实现-no
<sfds> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] hanmingam1

说明：VHDL语言的（7，4）汉明码编码的设计。-VHDL language (7,4) hamming code design.
<mengxin> 在 2024-11-14 上传 | 大小：1kb | 下载：0