[VHDL编程] ade

说明：用VERILOG HDL 语言实现一个8位串行乘法器-VERILOG HDL language with an 8-bit serial multiplier
<xiaobai> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] mult_addtree

说明：用VERILOG HDL 语言实现一个4位的流水线乘法器-VERILOG HDL language with a 4-bit pipelined multiplier
<xiaobai> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] cmultip

说明：用VERILOG HDL 实现节省乘法器的16位复数乘法器-With VERILOG HDL achieve savings of 16-bit complex multiplier multiplier
<xiaobai> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] divider

说明：用VERILOG实现一个被除数为8位、除数为4位的高效除法器-With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider
<xiaobai> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] fec_enc

说明：实现RS（255，239）的编码器，语言为Verilog。-Implementation RS (255,239) encoder, language is Verilog.
<无名> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] peter

说明：七段数码管时钟动态显示 可显示 分秒时、并可以进行时分秒的加减设置-FUCK
<Peter> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] selctor

说明：二选一的选择输出器....verilog 实现-2 Select an option to achieve the output device .... verilog
<一> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] sbox

说明：verilog code for s-box generation for AES algorith
<clock> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] ps2scan

说明：ps2口的数据采集verilog源码，带测试程序-ps2 port data acquisition
<hujianchao> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] 4_4keyboardscan

说明：4*4键盘扫描程序,基于viretex-4开发平台-4*4 keyboard scan ,which is based on the viretex-4 serial .There are many function pin .you must identificate them
<一方通行> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] code_lock

说明：密码锁,内部有密码的初始输入与设置密码,还有密码的鉴定.-Lock, internal code of the initial input and set the password, as well as the identification code.
<一方通行> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：FPGA模拟串口 实现串口通信，波特率外加-FPAG uart chuankou
<nico> 在 2024-11-15 上传 | 大小：1kb | 下载：0