[VHDL编程] keyboard_control

说明：用verilog寫得鍵盤控制,可在quatus執行-Verilog is written with the keyboard control, the implementation of the quatus
<Guo Rambo> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] LED

说明：VHDL LED七段译码程序,程序为txt格式，请自行另存为vdh后缀的文件-VHDL LED seven-segment decoding process, procedures txt format, please use the Save As vdh file suffix
<zheyu> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] jtd

说明：交通灯vhdl程序，使用交通灯模块的 12个发光二极管，东西EW为主干道主干绿灯50秒，红灯30s，黄灯5s。-Vhdl program traffic lights, traffic lights use light-emitting diode module 12, East EW 50 seconds for the trunk main green, red 30s, yellow 5s.
<zheyu> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] 321

说明：VHDL模为10，范围为0-9，可变模计数器是指计数／模值可根据需要进行变化的计数器。-VHDL model of 10, the range of 0-9, the variable modulus counter is counting/A value can be changed as needed counter.
<zheyu> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] Basketball

说明：此程序是关于篮球计数器的FPGA的代码，用的是ALTERA的板子
<Hongbo> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] multiply

说明：简单的乘法器，用Verilog实现 multiply-multiply
<> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] add

说明：加法器，用硬件汇编语言实现 A-Adder in hardware assembly language
<> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] top_clock

说明：VerilogHDL编译基本功能具有“秒”、“分”、“时”计时功能，小时按24小时制计时。具有校时功能，能对“分”和“小时”进行调整。扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。 定时控制，其时间自定； 可任意设定时间的闹钟 自动报整点小时数 小时显示：可切换12小时/24
<朱晨阳> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] erewr

说明：一樣簡易紅綠燈程式碼....非常簡單 -Simple traffic light, like a very simple code .... oh oh oh
<魏鉉諳> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] final-light

说明：跑馬燈喔喔喔喔簡易跑馬燈設計快下載 -Marquee Marquee Wowowowo simple design fast download
<魏鉉諳> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] trafficlight

说明：簡易紅綠燈雙向能設定秒數 快來下載吧 好用喔-Simple two-way traffic lights can be set to the number of seconds
<魏鉉諳> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] counter

说明：一个倒数计时的模块，以秒为单位，可以根据需要修改晶振频率-A countdown of the module, in seconds, you can modify the crystal frequency needed
<phil> 在 2024-10-12 上传 | 大小：1024 | 下载：0