[VHDL编程] sram

说明：a verilog sram code. use it to manipulate sram on fpga
<DCLAB> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC

说明：a verilog code about dac of audio codec on fpga board.
<DCLAB> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC

说明：a verilog code about dac of audio codec on fpga board.
<DCLAB> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] lab014

说明：verilog hdl ed2 时间显示-verilog hdl ed2 time display
<wang> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpinr

说明：应用ISE的分频器，可以输出任意的偶数分频，及其简单-frequency devided base on ISE,can output any even times frequency
<钟冰> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_srg

说明：该程序是利用Verlag HDL硬件描述语言实现的fir数字滤波器，希望对刚学习verilog的朋友有所帮助。-The procedure is to use Verlag HDL hardware descr iption language implementation of fir digital filters, just want to help a friend learn verilog.
<孙科> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] testt

说明：四线电阻式触摸屏控制芯片ads7843的控制方法-touch screen control ads7843
<马英明> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] key_xiaodou

说明：本例中用状态机实现了消抖电路： 端口描述：clk 输入检测时钟；reset 复位信号；din 原始按键信号输入； dout 去抖动输出信号。-In this case the state machine used to achieve the elimination shake circuit: Ports Descr iption: clk input test clock reset reset signal din ori
<hughxue> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Counter24VHDL

说明：用VHDL语言实现24进制计数，具有清零、控制使能作用。-VHDL language with the binary count of 24, with clear control in enabled.
<Successan> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] RAM

说明：单端口RAM，自己写的单端口RAM，同步写入同步读出，包括TESTBENCH和测试模拟文件-RAM
<wang> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fallthrough_small_fifo_v2

说明：同步fifo设计，仿真已通过，用Verilog编写，代码短小-Synchronous fifo design, simulation has been adopted, written with Verilog, code short
<xinghuo> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] small_fifo

说明：同步fifo设计，仿真已通过，用Verilog编写，代码短小，易懂-Synchronous fifo design, simulation has been adopted, written with Verilog, code short and easy to understand
<xinghuo> 在 2025-01-18 上传 | 大小：1kb | 下载：0