[VHDL编程] counter

说明：一个倒数计时的模块，以秒为单位，可以根据需要修改晶振频率-A countdown of the module, in seconds, you can modify the crystal frequency needed
<phil> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] asagi_yukari_sayici_entity

说明：vhdl up down counter, entity,vhdl, good source code
<asme> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm

说明：在Quartus 9.0 下实现的PWM IP核设计，周期占空比均可调。-PWM IP core design,which period and duty is adjustable.
<zgm> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] hdb3decode

说明：g.703 hdb3 decode verilog source code
<James> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl_record_array.tar

说明：vhdl code for record array package
<Debjit> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] dotmatrix

说明：MAXplus 2 课程设计 点阵的动态显示-A programme of VHDL developed in MAXplus 2 to display one s name in a shifting way.
<刘进> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] sdh1

说明：本段代码是关于SDH帧的操作的一段VHDL的代码。 主要需求为两部分： 1. 从连续传输的SDH字节流中找出帧头。 2. 从SDH字节流中，提取F1字节，并按照要求输出。-This section of code is on the operation of a SDH fr a me VHDL code. Two main needs: 1. From the continuous transmission of SDH
<mao> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] ledcontrol

说明：FPGA驱动LED静态显示 --文件名：ledcontrol.vhd --功能：译码输出模块，LED为共阳接法 -FPGA-driven LED static display- File Name: ledcontrol.vhd- Function: decode the output module, LED is connected in a total of Yang
<mao> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] plj

说明：--文件名：PLJ.vhd。 --功能：4位显示的等精度频率计。 --最后修改日期：2004.4.14。 -- File Name: PLJ.vhd.- Function: 4 display of equal precision frequency meter.- Last modified date: 2004.4.14.
<mao> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：多功能数字钟，VHDL语言编写；是EDA学习中常见问题-CLOCK
<许诺> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] DeRandomizer

说明：derandomizer for wimax ok -derandomizer for wimax ok
<beshoy> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] conv

说明：conv clock code for any thing
<beshoy> 在 2024-11-15 上传 | 大小：1kb | 下载：0