[VHDL编程] decode

说明：用Verilog实现汉明码编码，经测试可正确使用，代码简洁-Verilog with Hamming code encoding, the test can be used correctly, the code is simple
<Lay> 在 2024-11-15 上传 | 大小：23kb | 下载：0

[VHDL编程] decode

说明：用Verilog实现汉明码的解码，经测试可以正常使用，且代码简介-Verilog with Hamming code to achieve the decoding, the test can be used normally, and the code
<Lay> 在 2024-11-15 上传 | 大小：23kb | 下载：0

[VHDL编程] cic

说明：无线通信中的DDS原理，讲解了FPGA实现数字频率合成器-Wireless communication in the DDS principle, to explain the FPGA to achieve digital frequency synthesizer
<Lay> 在 2024-11-15 上传 | 大小：43kb | 下载：0

[VHDL编程] design

说明：状态机描述风格，具有工程价值的状态机结构 源自华为内部-State machine descr iption style, with the value of the state machine structure- Huawei internal
<Lay> 在 2024-11-15 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS

说明：用FPGA实现DDS，代码测试正确，可用于初学者学习使用-FPGA with DDS, code testing is correct, can be used for beginners to learn to use
<Lay> 在 2024-11-15 上传 | 大小：42kb | 下载：0

[VHDL编程] singnt

说明：基于verilog的正弦发生器,可以产生正弦信号-Based verilog sine generator，Can produce a sinusoidal signal
<林> 在 2024-11-15 上传 | 大小：1.44mb | 下载：0

[VHDL编程] FIFO_control

说明：一个32*8FIFO控制器代码，涉及输入输出时的地址变化及参数应用。-A 32* 8FIFO controller code, involving the input and output address changes and parameter applications.
<李瑞> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] lcdILI9325FPGA

说明：lcdILI9325FPGA lcd FPGA
<张如美> 在 2024-11-15 上传 | 大小：3.57mb | 下载：0

[VHDL编程] verilogsram

说明：FPGA VERILOG SRAM 驱动 vhdl 开发-FPGA VERILOG SRAM drive vhdl development
<张如美> 在 2024-11-15 上传 | 大小：83kb | 下载：0

[VHDL编程] fpga-KEY-UART-SRAM

说明：fpga KEY UART SRAM 驱动 程序 VHDL VERILOG-fpga KEY UART SRAM driver VHDL VERILOG
<张如美> 在 2024-11-15 上传 | 大小：5kb | 下载：0

[VHDL编程] FFT

说明：verilog xilinx IP实现FFT仿真-Verilog xilinx IP implementation FFT simulation
<欧阳> 在 2024-11-15 上传 | 大小：2.84mb | 下载：0

[VHDL编程] PowerSum

说明：此模块的主要功能是实现距离单元数据的功率和求解，即把输入信号的实部、虚部分别 求解平方和，然后把两者相加，每个距离单元内有1024个复数数据 接口： clk 时钟信号，50MHz rst_n 复位信号，低电平有效 PowerSumInEn：功率和模块输入信号的有效信号，1bit，高电平有效 PowerSumInRe：功率和模块输入信号的实部，8bit PowerSumInIm：功率和模块输入信号的虚
<一哥> 在 2024-11-15 上传 | 大小：1kb | 下载：0