[VHDL编程] ciper

说明：VHDL语言，基于Xilinx平台的电子密码锁。-VHDL language, based on the Xilinx platform of electronic locks.
<yangyi> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 8QAM

说明：8 array QAM design using HDL
<jai> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] pingpang

说明：基于FPGA的乒乓球游戏。。VHDL语言-FPGA-based table tennis game. . VHDL language. .
<syf> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] dmfilter

说明：gps接收机伪码捕获时采用的匹配滤波器，能完成接收码的捕获。-gps receiver pseudo-code used to capture the matched filter, receiving yards to complete the capture.
<易凯> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] dual_RAM

说明：vhdl语言编写的双口ram及testbench,模块可以在modelsim里进行时序和功能仿真。-vhdl language of the dual-port ram, and testbench, modules, conducted in the modelsim timing and functional simulation.
<易凯> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：Universal Asyncronos Received Transmitter
<preseo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] mod_m_counter

说明：Frequence Divisor for the Universal Received Transmitter
<preseo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：First Input Fisrt Output Register
<preseo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：Interface for Transmitter UART
<preseo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_test

说明：Test For The Universal Asynchronos Received and Transmitter
<preseo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] fir

说明：Verilog编的fir滤波器，可以自己输入参数序列，产生滤波波形-Verilog compiled fir filter, input parameters can be their own sequence, resulting in filtered waveforms
<lifei> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] plj

说明：等精度频率计，本科在校期间做的一个实验，给大家分享-And other precision frequency meter, undergraduate in school to do an experiment for everyone to share
<Nemo> 在 2024-11-16 上传 | 大小：1kb | 下载：0