[VHDL编程] uart_tx

说明：this code is in VERILOG HDL .. its for serial communication ..it allows serial data transmission from FPGA to computer
<hassan> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] usb_model

说明：usb接口model原码设计,可以模拟USB的接口数据接收,用于usb接口数据的仿真.-usb interface model of the original codes designed to simulate USB interface data reception, usb interface data for the simulation.
<yanxp> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] lowpassfir

说明：Low pass fir filter for ecg signal in VHDL
<rohan> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] CONVOLUTIONAL_INTERLEAVER

说明：DVB数据交织,交织深度I=12,已得到应用!-DVB data interleaving, interleaving depth I = 12, has been applied!
<sun> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] counter

说明：8 bit counter-8 bit counter!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
<Tuan Nguyen> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] CANDY1

说明：用VHDL实现的数字钟，实现消抖，计时，显示分秒，秒表等功能-VHDL implementation with digital clock and realize elimination shake, timing, displays minutes and seconds, stopwatch functions
<凌云> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] GMSK

说明：GMSK的FPGA实现程序，全数字GMSK实现方案。-GMSK FPGA-implementation process, all-digital GMSK implementations.
<chen> 在 2024-10-12 上传 | 大小：1024 | 下载：3

[VHDL编程] vhdl

说明：VHDL是一门很好的硬件描述语言。它有很多功能和语句。-VHDL is a very good hardware descr iption language. It has a lot of functions and statements.
<crucify> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] bcd2bin_n

说明：This decoder binary to Binary Coded Decimal. Im tested on s3e-This is decoder binary to Binary Coded Decimal. Im tested on s3e
<luk> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] myinterpolation

说明：复杂的插值函数，用于颜色空间转换 verilog-The complex interpolation function for color space conversion verilog
<zhangxinggang> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] counter

说明：Counter module that implements the counter module in VHDL.
<Shahid Rizwan> 在 2024-10-12 上传 | 大小：1024 | 下载：0

[VHDL编程] IS61LV10248

说明：IS61LV10248器件的modelsim 仿真模型-IS61LV10248 Verilog model for modelsim
<wyc> 在 2024-10-12 上传 | 大小：1024 | 下载：0