资源列表

« 1 2 ... .03 .04 .05 .06 .07 3908.09 .10 .11 .12 .13 ... 4311 »

[VHDL编程delay

说明:PWM整流器的死区延迟的VHDL编程,可以参考一下-VHDL programming PWM Rectifier dead-band delays
<> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程32-bit-carry-look-ahead-adder

说明:This file contains Verilog codes
<Maf> 在 2024-11-16 上传 | 大小:11kb | 下载:0

[VHDL编程CPU_single-(2)

说明:单周期CPU设计源码,基于Quatus II,亲测可用-Single-cycle CPU design source code, based on Quatus II, pro-test available
<zjy> 在 2024-11-16 上传 | 大小:2.3mb | 下载:0

[VHDL编程full_adder

说明:用verilog语言编写的全加器模块代码,在ISE软件环境下编译开发,希望对大家有所帮助!-With verilog language full adder module code in ISE software compiler development environment, we want to help!
<黎涛> 在 2024-11-16 上传 | 大小:151kb | 下载:0

[VHDL编程uart

说明: verilog 编写的FPGA串口报文收发程序,带奇偶校验位,并含有DS18B20温度传感器驱动程序,可以自行设置波特率.-verilog prepared by the FPGA serial transceiver procedures packets with parity, and contains a temperature sensor DS18B20 driver, you can set the baud rate y
<杨杰> 在 2024-11-16 上传 | 大小:2.45mb | 下载:0

[VHDL编程7-16

说明:CIC滤波器的VERILOG HDL语言实现,通过QUARTUSII软件编译通过,仿真结果是正确的
<张侨> 在 2024-11-16 上传 | 大小:7kb | 下载:0

[VHDL编程AES

说明:AES算法部分模块行位移列变换以及主题程序加密解密-AES algorithm transforms part of the module rows and columns relating to the displacement of encryption and decryption program
<秦川> 在 2024-11-16 上传 | 大小:455kb | 下载:0

[VHDL编程PPPdecoder

说明:decoder in vhdl A decoder is a circuit that changes a code into a set of signals. It is called a decoder because it does the reverse of encoding, but we will begin our study of encoders and decoders with decoders becau
<reza> 在 2024-11-16 上传 | 大小:1.11mb | 下载:0

[VHDL编程fadder4

说明:例化语句生成的四位全加器代码,写在word里了,也有MODELSIM测试代码-Four cases of full adder codes generated by the statement, written in the word again, and there MODELSIM test code
<sun> 在 2024-11-16 上传 | 大小:9kb | 下载:0

[VHDL编程spartan3E-seg-driver

说明:spartan3E seg display driver-spartan 32 seg display driver
<王永刚> 在 2024-11-16 上传 | 大小:143kb | 下载:0

[VHDL编程paomadeng

说明: 这是一个跑马灯项目,语言为verilog,basys3开发版开发。-this is a project about paomadeng.
<林嘉宁> 在 2024-11-16 上传 | 大小:504kb | 下载:0

[VHDL编程FloatALU

说明:用Verilog HDL实现的IEEE754浮点数加减乘除法器-float number alu
<糊糊> 在 2024-11-16 上传 | 大小:6.09mb | 下载:0
« 1 2 ... .03 .04 .05 .06 .07 3908.09 .10 .11 .12 .13 ... 4311 »

源码中国 www.ymcn.org