[VHDL编程] FA_8

说明：Full adder 8 vhdl code
<mohsen> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] FA_16

说明：Full adder 16 vhdl code
<mohsen> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] FA_32

说明：Full adder 32 vhdl code
<mohsen> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：first in first out VHDL code
<LXG> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] led

说明：51单片机与FPGA led闪烁程序-51 single-chip FPGA led blinking and procedures. . . . . . . . . . . . .
<zdy> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] CIC_DEC

说明：CIC抽取滤波器设计，CIC滤波器采用5阶8倍抽取。-CIC decimation filter design, CIC filter order of 8 times 5 samples.
<42200306> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] CIC_DEC_3

说明：CIC抽取滤波器设计，CIC滤波器采用5阶3倍抽取。-CIC decimation filter design, CIC filter order 3 times 5 samples.
<42200306> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] CIC_DEC_4

说明：CIC抽取滤波器设计，CIC滤波器采用5阶4倍抽取。-CIC decimation filter design, CIC filter order 4 times using 5 samples.
<42200306> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] CIC_DEC_6

说明：CIC抽取滤波器设计，CIC滤波器采用5阶6倍抽取。-CIC decimation filter design, CIC filter stage 6 times 5 samples.
<42200306> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO_Buffer

说明：Verilog的FIFO源代码，可综合，并以运用到具体工程中-Verilog source code of the FIFO can be integrated and applied to specific projects
<david> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] scramble

说明：通信用加扰码VHDL电路，解决光传输过程中的连零和连一码的出现。-Communication scrambling circuit VHDL Code
<江山> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] CNT

说明：分频的VHDL语言描述，巨简单实用，一看就会，从2到16分频都有，好东西啊。-Sub-band descr iption of the VHDL language, giant simple and practical, one can see, from 2-16 pm band has, ah good things.
<江山> 在 2025-04-25 上传 | 大小：1kb | 下载：0