[VHDL编程] fifomodule

说明：定义了一个FIFO和相关的读写功能,比较实用,可直接作为模块使用-define a FIFO that contains the relative read and write functions, and it can be used as module directly in ISE.
<田杰> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：经典verilog实例，将近130多个。包含大部分设计基础实例，有益于初学者学习。-Classic example of verilog, nearly more than 130. Contains examples of most of the design basis, the benefit of beginners learning.
<liuchao> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] count64

说明：将5MHz时钟信号分频后得到1.6/3.2秒可选的同步信号，还可接外接同步信号对其进行强制同步-To 5MHz frequency clock signal 1.6/3.2 seconds after the optional sync signal, external sync signal can then be forced synchronization
<jiangco> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] modifiedBoothMultiplier

说明：verilog code for modified booth multiplication using maxplus2
<ehsan> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] DM134b_Test

说明：点晶DM134B恒流驱动芯片测试程序，包括20mA和40mA测试，FPGA采用LATTICE的M4A5-Point crystal DM134B constant current driver IC testing procedures, including the 20mA and 40mA test, FPGA using M4A5 of LATTICE
<ghmlove> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] DM412_1ea_test

说明：点晶DM412单颗级联测试程序，使DM412输出恒流，修改级联数可做点光源控制程序-DM412 single point crystal cascade testing procedures so that the output current DM412, modify the number of cascade control procedures can point light source
<ghmlove> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] THS1206

说明：FPGA来实现数据采集，AD采用TI公司的THS1206，高速并行AD，内含16字FIFO，降低硬件复杂度。-FPGA to realize data acquisition, AD using TI company s THS1206, high-speed parallel AD, containing the 16-character FIFO, to reduce hardware complexity.
<LX> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] dac

说明：0～5伏可调数字电压源，以5伏为基准电压，数码管显示当前电压值，使用VHDL语言实现，程序都加了注释，方便阅读。 -0 ~ 5 V digital voltage source adjustable to 5 V for the voltage reference, digital tube displays the current voltage value, the use of VHDL language, the progr
<LX> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] eff1

说明：利用Verilog实现的跑马灯，从护栏管的一端循环到另一端。其他类似此类的循环语句基本一样。-Marquee achieved using Verilog, from one end of tube to the other end of the cycle. Other similar expressions of such basic, like the cycle.
<Chao> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] music

说明：通过一个晶振信号的输入，经过分频和音高的编程，实现输出音乐。用外置的蜂鸣器经行发音。-Through a crystal input signal, the frequency and pitch programming to achieve the output of music. After the buzzer with external line pronunciation.
<yuexiangrui> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ad9777_ini

说明：Verilog编写的AD9777初始化代码-Verilog code to initialize the preparation of the AD9777
<hanpei> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Alu_Solution

说明：Solution for 16bit ALU component in vhdl.
<andrewnick> 在 2024-11-17 上传 | 大小：1kb | 下载：0