资源列表
[VHDL编程] 07_number_mod
说明:verilog语言设计的2位数码管驱动。在Quarus11.0下编译成功,并在黑金开发板上测试OK-2 digital verilog language design tube drive. In Quarus11.0 compiler success, and OK in the test development board black gold<hmyang2006> 在 2024-10-13 上传 | 大小:5895168 | 下载:0
[VHDL编程] vga_driver
说明:verilog语言设计的VGA驱动。在Quarus11.0下编译成功,并在Altera cyclone4开发板上测试OK-verilog language design VGA driver. In Quartus11.0 successfully compiled and Altera cyclone4 development board test OK<hmyang2006> 在 2024-10-13 上传 | 大小:28704768 | 下载:0
[VHDL编程] DS28E01_final
说明:基于SHA-1算法和DS28E01加密芯片的FPGA系统设计,该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序,包含仿真调试界面。-Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。<谭清莉> 在 2024-10-13 上传 | 大小:6718464 | 下载:0
[VHDL编程] three_rs_255_n
说明:Its about Reed Solomon Decoder , in VHDL langauage<rohit> 在 2024-10-13 上传 | 大小:1336320 | 下载:0
[VHDL编程] package_crc32
说明:使用VHDL语言实现crc32校验算法的程序包,其中的数据长度是32位-a package to describe crc32 based 32bits data<小猫> 在 2024-10-13 上传 | 大小:2048 | 下载:0
[VHDL编程] async_to_sync_reset
说明:async reset to sync reset<ben2681990> 在 2024-10-13 上传 | 大小:1024 | 下载:0
[VHDL编程] m0_array_Serial_to_parallel
说明:采用m序列产生随机序列,然后通过对其进行串转并的转换输出8位,连接AD0832可以观察到噪声。-The m sequence is used to generate random sequence, and then through the serial to turn and the output of 8 bits, the connection of ad0832 can be observed in noise.<张琼> 在 2024-10-13 上传 | 大小:267264 | 下载:0
[VHDL编程] example3_counter_add_up
说明:vhdl语言实现对数码管的显示和对按键的控制,在对按键进行控制时可以实现连加、连减的功能显示。-VHDL language implementation of the digital display and control of the button, in the control of the button can be achieved even add, even the function of the display.<张琼> 在 2024-10-13 上传 | 大小:35840 | 下载:0