[VHDL编程] juxing

说明：利用FPGA编写程序控制液晶显示器显示矩形！-Prepared using FPGA control rectangular LCD display!
<帅哥> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] md

说明：曼彻斯特编码源代码 基于VHDL语言的曼彻斯特编码程序-manchester encode
<hyf> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] md

说明：基于VHDL语言实现的曼彻斯特解码。 -VHDL manchester decode
<hyf> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] unicntr

说明：通用寄存器，可以双向计数存储，模式通过三位比特数据进行控制-General registers, can be bi-directional counting storage, mode of data through the three-bit control
<份基金> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] taxi

说明：费用的计算是按行驶的里程收费，设出租车的起步价为5.00元，当里程小于3km时，按起步价计算费用；当里程大于3km时，每公里按1.3元计费。等待累计时间超过2min时，按每分钟1.5元计费-taxi
<wen> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] UltraEdit_shown_VHDL_keyword

说明：让UltraEdit显示出VHDL的语法关键字-Let UltraEdit syntax shown VHDL keyword
<fan> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_FIFO

说明：使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。-Prepared by the use of Verilog synchronous FIFO, through the setup program in the FIFO depth DEPTH sett
<张键> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fft1

说明：a nice text file explaining the fft
<amer> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 38

说明：采用CASE语句设计3-8译码器的示例程序-Designed using CASE statement 3-8 decoder examples of procedures
<赵朴> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] m_vhdl

说明：伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）-m sequence vhdl
<> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] vme_cs20lw_24a

说明：VMEbus slave architecture source code Can be implemented on the slave board of a chasis as slave controller-VMEbus slave architecture source code Can be implemented on the slave board of a chasis as slave controller
<prashant> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] sram

说明：SRAM implementation source code in VHDL
<prashant> 在 2025-01-18 上传 | 大小：1kb | 下载：0