资源列表
[VHDL编程] shuzizhong
说明:大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。-University of VHDL experimental digital clock source, and some professional digital circuit design has also requested to do so.<史善爽> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] FPGA-drivenLEDdisplay
说明:FPGA驱动LED显示:运用硬件描述语言(如VHDL)设计一个显示译码驱动器,即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源,如果显示的位数N较少,可以直接使用静态显示方式,即将每一个数码管都分别连接到不同的8个引脚线上,共需要8×N条引脚线控制.-FPGA-driven LED display: the use of hardware descr iption languages (such as VHDL) desig<王娟> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] pingpangVHDL
说明:据说是 vhdl的乒乓ram 代码 提供给大家做个参考吧 -It is said VHDL code of the ping-pong ram available to the U.S. to be a reference to it<白饭> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] barrel_shifter
说明:VHDL实现的桶型移位器,能在一个时钟周期实现对数据的(0-12位)算术右移-VHDL implementation of a barrel—shifter, able to achieve at one clock cycle of data (0-12 bit) Arithmetic Shift Right<过时无双> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] 3to8decoder
说明:3 to 8 decoder is used to decode from 3 bit data to 8 bit data used in many applications<sri> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] vhdl_cnt_16
说明:可预置16位计数器 可预置16位计数器-vhdl_16bit_counter<方先生> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] frequence_div
说明:三分频程序,对输入的时钟信号进行分频,在此基础上可以进行倍频和分频的转化。-frequence divice<jeff> 在 2024-11-18 上传 | 大小:1kb | 下载:0