[VHDL编程] ddsall

说明：DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进-DDS source VHDL language to achieve the program can be realized 1HZ frequency Step
<欧阳> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] alu64_struct

说明：六十四位ALU设计源代码，可实现加减，逻辑与，或等多种功能。-64 ALU design source code can be modified to achieve, and logic, or other functions.
<李宁> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] mp3if

说明：通过CPLD将8位并行数据转换为串行数据并可以采用I2C方式与其他器件连接，可以用于MCU需要与提供I2C接口器件通信的场合。-through CPLD to eight parallel data into serial data and methods can be used I2C connections with other devices, which can be used to provide MCU with I2C I
<hcguan> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_time

说明：本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。-this document unpacked clock_time.vhd maxplusII use programming environment, the time for completion seconds timing, Hutchison, the set-up time seconds, sound
<阿兰> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] frequency发生器

说明：vhdl语言实现的频率发生器，可以产生不同的频率-A frequency generator wirriten by VHDL, which can generate different frequecies.
<xf> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] lg

说明：基于fpga的逻辑分析仪可显示八路波形，实时分析八路波形 -they simply based on the logic analyzer can show that the Eighth Route Army waveform, real-time waveform analysis of the Eighth Route Army
<洪强 > 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] cpldleifei

说明：微功率无线模块、小功率无线数传模块、远距离无线通信模块、数传电台、远距离无线通信基站以及无线通信收发器等系列产品，产品主要有无线数传模块、无线通信模块、无线通讯模块、无线收发模块、无线模块、无线射频模块等等。-micropower wireless modules, low-power wireless module, remote wireless communications modules, data-transmission s
<雷飞> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 8位大小比较器

说明：8位大小比较器的VHDL源代码，Magnitude Comparator VHDL descr iption of a 4-bit magnitude comparator with expansion inputs-eight compared with the size of the VHDL source code, Magnitude Comparator VHDL descr iption of a 4-bit magn
<蔡孟颖> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 三种多路选择器的源代码

说明：三种方法编写多路选择器的VHDL源代码 分别使用if else ,select ,when 语句-three methods to prepare multiple choice of VHDL source code were used if else, select, when words
<蔡孟颖> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 一个VHDL实现的测频计

说明：一个vhdl实现的测频计,开发环境为任何支持vhdl语言的厂商提供的开发环境 -VHDL achieve a frequency measurement of dollars, development environment for any VHDL language support for manufacturers of the development environment
<yaya> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] anti_tr2

说明：防抖电路设计,采用计数器内部及时,科以有效防止按键抖动带来的错误操作-camera circuit design, the internal counter using timely, and in the keys to effectively prevent the wrong jitter operation
<高晖> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] meng

说明：for lattice s vhdl -for lattice s vhdl
<路易> 在 2024-11-18 上传 | 大小：1kb | 下载：0