资源列表

« 1 2 ... .61 .62 .63 .64 .65 3766.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程占空比1:1的通用分频模块

说明:占空比1:1的通用分频模块-1:1 generic-frequency module
<陈平> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程superSPI

说明:用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制.-with AHDL prepared MAXPULS development. Communications from external clock rate and restriction on the number of data bytes.
<陈瑞> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程flowadd

说明:verilog编写的32位浮点加法器-32-bit Floating Point Addition Written in Verilog
<张桓铭> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程custom_mul

说明:vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
<刘陆陆> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程alu

说明:verilog编写的alu模块-Verilog modules prepared by the ALU
<刘陆陆> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程DISPLAY-vhdl

说明:vhdl描述的显示代码 maxplus2开发环境-VHDL descr iption of the display code development environment maxplus2
<丁智罡> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程KEYBOARD_DEC-vhdl

说明:maxplus2为开发环境 vhdl编写的 键盘 程序-maxplus2 VHDL development environment for the preparation of the keyboard procedures
<丁智罡> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程SCAN-vhdl

说明:maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program
<丁智罡> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程bin27seg_vhdl

说明:采用VHDL编写的七段数码管显示程序-prepared using VHDL paragraph 107 of the procedures Digital Display
<陈旭> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程zlgz

说明:简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态-simple electronic toys perception module programming, through external input signal a change in the internal signal. In order to change the state of toys
<星麒麟> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程Alu1232

说明:VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue
<张念华> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程alu

说明:硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file, and the other associated files, remain intact and -- unmodified. Modifications are outlined below.-hardware design vhdl_
<江浩> 在 2024-11-18 上传 | 大小:1kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 3766.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org