[VHDL编程] half_clk

说明：用Verilog HDL语言实现的二分频，输出频率是输入频率的一半。-Using Verilog HDL language of the two frequency, output frequency is half the input frequency.
<李建文> 在 2024-10-15 上传 | 大小：32768 | 下载：0

[VHDL编程] fpga_counter_Verilog

说明：此文件是基于xilinx ise平台上开发的计数器，产生可调的脉冲，也可进行分频。-This document is based on xilinx ise platform counter, adjustable pulse generation, but also for the division.
<> 在 2024-10-15 上传 | 大小：214016 | 下载：0

[VHDL编程] fpga_sw_led

说明：本文件使用FPGA模拟拨码开关，当拨码开关置0或1时，led灯也对应点亮-This file uses the FPGA analog DIP switches, when the DIP switch is set to 0 or 1, led lights lit correspondence
<> 在 2024-10-15 上传 | 大小：849920 | 下载：0

[VHDL编程] LBJ

说明：SPI接口协议，将spi总线转换成为LOCALBUS总线-SPI interface protocol, the spi bus converted into LOCAL BUS bus
<jf.chen> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] zadanie-1

说明：Project whitch implement picoblaze MCU and uart communication.
<Jaroslav> 在 2024-10-15 上传 | 大小：532480 | 下载：0

[VHDL编程] embedded-system-UTS

说明：this about embedded system-this is about embedded system
<Velda Talitha> 在 2024-10-15 上传 | 大小：11729920 | 下载：0

[VHDL编程] Reversible-Data-Hiding

说明：REVESIBLE DATA HIDING
<madhuri> 在 2024-10-15 上传 | 大小：5755904 | 下载：0

[VHDL编程] hdb3_v3

说明：Quartus环境下使用Verilog编写的串口程序，RTL和时序仿真已过-Quartus under the environment of a serial procedures written in Verilog, RTL and timing simulation has be passed
<王昕然> 在 2024-10-15 上传 | 大小：596992 | 下载：0

[VHDL编程] eda

说明：一百进制计数器，以十进制计数器为模板增加十位计数，可类比写出多位计数器。九十九清零。-One hundred binary counter, decimal counter increased ten count as a template, you can write a number of analog counter. Ninety-nine cleared.
<陈睿祺> 在 2024-10-15 上传 | 大小：558080 | 下载：0

[VHDL编程] 429send

说明：实现EP3C5E144型FPGA发送429信号，通过429板卡接收验证-EP3C5E144 type FPGA to send 429 signal, through the 429 board received verification
<毛云峰> 在 2024-10-15 上传 | 大小：4716544 | 下载：0

[VHDL编程] 232controlsend

说明：通过串口发送帧命令来控制FPGA发送429信号，并通过429板卡接收验证。-Through the serial port to send the command to control the FPGA send 429 signal, and through the verification of the board.
<毛云峰> 在 2024-10-15 上传 | 大小：1236992 | 下载：0

[VHDL编程] can_v3_2

说明：XILINX 的IP核CAN V3.2的VHDL程序(XILINX's IP core: CAN_V3.2-VHDL)
<sczzcxl> 在 2024-10-15 上传 | 大小：45056 | 下载：0