资源列表

« 1 2 ... .63 .64 .65 .66 .67 3768.69 .70 .71 .72 .73 ... 4311 »

[VHDL编程adder_32bits

说明:采用“进位选择加法”技术设计32位加法器 Verilog语言编写-32 bit adder
<> 在 2024-11-18 上传 | 大小:211kb | 下载:0

[VHDL编程cach

说明:LEON2中cach部分VHDL代码 需要完整的请联系我-LEON2 VHDL code
<> 在 2024-11-18 上传 | 大小:18kb | 下载:0

[VHDL编程verilog-code-style-specification

说明:企业用verilog代码风格规范 本规范规定了IC设计项目开发过程中VerilogHDL源代码的编写总则、要求及模板文件。-Enterprises with verilog code style guide for the preparation of this specification General IC design project development process VerilogHDL source code, re
<> 在 2024-11-18 上传 | 大小:2.03mb | 下载:0

[VHDL编程Verilog-HDL-Coding

说明:Motorala推荐的Verilog代码规范。对于VerilogHDL语言编写很有借鉴意义。-Motorala recommended Verilog code specifications. VerilogHDL language is useful for reference.
<> 在 2024-11-18 上传 | 大小:216kb | 下载:0

[VHDL编程Tetris_final

说明:FPGA俄罗斯方块。 -采用VHDL编写,该游戏支持PS2键盘输入,VGA视频输出,游戏可以选择不同难度,同时可以记录显示游戏得分。-FPGA Tetris. - Use of VHDL, the game supports PS2 keyboard input, VGA video output, the game can choose different difficulty, while records show game sco
<> 在 2024-11-18 上传 | 大小:10.11mb | 下载:0

[VHDL编程verilog-experience-for-beginners

说明:VerilogHDL语言的设计经验,适合初学者入门学习,包含了Verilog编写时需要注意的很多方面,很有参考价值。-VerilogHDL language of design experience, suitable for beginners to learn, including the need to pay attention when writing Verilog many aspects of great referen
<> 在 2024-11-18 上传 | 大小:505kb | 下载:0

[VHDL编程100-FPGA-question_Introduction

说明:FPGA经典100问之《入门与提高5问》。介绍了FPGA入门时的许多注意事项,对FPGA的快速入门很有帮助,初学者必备!-FPGA 100 and asked the classic " entry and improve 5 ask." It introduces many considerations when FPGA starter on quickstart helpful FPGA, beginner ne
<> 在 2024-11-18 上传 | 大小:435kb | 下载:0

[VHDL编程100-FPGA-questions-Download

说明:FPGA经典100问之<下载验证16问>。介绍了FPGA在下载验证过程中的常见问题,对FPGA常见配置电路进行了讲解。-FPGA asked the classic 100 < Download verified 16 Q> . FAQ introduced FPGA verification process the download of FPGA configuration circuit common were expla
<> 在 2024-11-18 上传 | 大小:545kb | 下载:0

[VHDL编程32mto1m

说明:主要实现将32Mhz的时钟,通过一个触发信号将其分成1Mhz的互补信号,总共十个周期的,十个周期后输出为零-The main achievement of the clock 32Mhz by a trigger signal will be divided into complementary signals 1Mhz, for a total of ten cycles, after ten cycles output is zer
<张轩涛> 在 2024-11-18 上传 | 大小:160kb | 下载:0

[VHDL编程FPGA

说明:包括密勒码编解码、循环码编解码、FSK和PSK调制解调-Including Miller encoding and decoding, encoding and decoding cycle, FSK and PSK modulation and demodulation
<李飞> 在 2024-11-18 上传 | 大小:249kb | 下载:0

[VHDL编程61EDA_C2701

说明:开发环境vhdl FPGA实现的NandFlash控制器(带ECC)文档+源代码-Vhdl FPGA development environment to achieve NandFlash controller (with ECC) document+ source code
<谢小虎> 在 2024-11-18 上传 | 大小:1.51mb | 下载:0

[VHDL编程sport

说明:基于FPGA的数字秒表,通过按键开始计时,再次按下暂停,按下复位键清零-FPGA-based digital stopwatch, through the button to start timing, press pause again, press the reset button clears
<11> 在 2024-11-18 上传 | 大小:551kb | 下载:0
« 1 2 ... .63 .64 .65 .66 .67 3768.69 .70 .71 .72 .73 ... 4311 »

源码中国 www.ymcn.org