资源列表

« 1 2 ... .59 .60 .61 .62 .63 3764.65 .66 .67 .68 .69 ... 4311 »

[VHDL编程移位寄存器

说明:

First in first out寄存器的verilog源代码


<sh0205> 在 2009-02-22 上传 | 大小:1169 | 下载:7

[VHDL编程5分频、移相VHDL程序

说明:有两端VHDL程序,5分频的和分频移相的,希望大家用的上
<chenzj.cash@163.com> 在 2009-03-23 上传 | 大小:1028 | 下载:4

[VHDL编程任意整数分频

说明:
<168699100@qq.com> 在 2011-02-05 上传 | 大小:1102 | 下载:0

[VHDL编程uart_tx

说明:uart tx code
<ninemouse@126.com> 在 2011-03-13 上传 | 大小:1147 | 下载:0

[VHDL编程增量式光电编码器计数器 Verilog 程序

说明:增量式光电编码器计数器 Verilog 的程序,附源 Verilog 的代码.
<xyz543> 在 2011-07-21 上传 | 大小:1120 | 下载:3

[VHDL编程writing

说明:verilog 编写的时钟
<465658508@qq.com> 在 2011-11-09 上传 | 大小:1117 | 下载:0

[VHDL编程数码管 Verilog

说明:verilog 设计电路将计算结果显示在数码管上
<yanpengzhan> 在 2013-03-02 上传 | 大小:1151 | 下载:0

[VHDL编程2012CPLD

说明:CPLD处理双旋变的程序,与单旋变类似,可以参考下-CPLD with a double spin transition program, similar to the single resolver, you can refer to the following
<张新> 在 2024-10-15 上传 | 大小:1024 | 下载:0

[VHDL编程VHDL-code

说明:使用VHDL语言进行门电路,优先编码器,译码器,各进制计数器,数码管显示的编写,在QUARTUS ii上模拟可用-Gates using VHDL language, priority encoder, decoder, each binary counter, write digital display, analogue available on QUARTUS ii
<lucy> 在 2024-10-15 上传 | 大小:1024 | 下载:0

[VHDL编程32-bit new csa adder verilog code

说明:32-bit new carry select adder verilog code
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1236 | 下载:0

[VHDL编程ECX334C Driver

说明:this driver takes a 24 bit RGB stream and converts into a format for the ECX334c assuming a SERDES on the output.
<gswdh_> 在 2022-09-13 上传 | 大小:1067 | 下载:0

[VHDL编程Verilog for simple alu

说明:Verilog for simple alu
<khsaloum> 在 2022-09-22 上传 | 大小:1084 | 下载:1
« 1 2 ... .59 .60 .61 .62 .63 3764.65 .66 .67 .68 .69 ... 4311 »

源码中国 www.ymcn.org