资源列表

« 1 2 ... .46 .47 .48 .49 .50 3751.52 .53 .54 .55 .56 ... 4311 »

[VHDL编程xapp134_vhdl

说明:The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with timing constraints at 115 MHZ.-err
<ronsullivan> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程dds

说明:在quartus下的DDS设计,Verilog语言,可以产生正弦波、三角波、方波等,频率可调。-Under the DDS in quartus design, Verilog language, you can produce sine wave, triangle wave, square wave, frequency adjustable.
<米多> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程Verilog-HDLProgramming

说明:FPGA Verilog HDLProgramming FPGA设计电子书-FPGA Verilog HDLProgramming FPGA design books
<zhy> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程PLD-LOGIC_SPWM

说明:电子设计竞赛中获二等奖,在FPGA中实现的两路自然采样SPWM,原理图输入法设计,1024*八位正弦查找表,带FSK和ASK调制功能,频率范围8KHz~12KHz.-Electronic Design Competition second prize in the FPGA to achieve the two natural sampling SPWM, schematic design input, 1024* eight sine
<zlz> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程i2C

说明:FPGA入门教程----I2C实验,适合新手入门-FPGA Tutorial---- I2C test for Getting Started
<zhangmingfu> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程booth

说明:booth乘法器的设计,里面内容详细,很适合新手学习-booth multiplier design, which detailed, it is suitable for novice learning
<kk> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程DDS-SIN

说明:用verilog语言实现DDS的正弦波发送-DDS sine wave sent verilog language
<牛倩> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程Use-FPGA-24KHZ-27KHZ-sine-wave

说明:使用FPGA产生24KHZ到27KHZ的正弦波,步进为20HZ,可以通过按键调节-Use FPGA to generate a 24KHZ 27KHZ sine wave, stepping 20HZ, key adjustment
<张坤> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程inv_matrix

说明:矩阵求逆模块硬件实现,用verilog语言,基于ISE开发环境-implement of inverse matrix
<allensmith88> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程msp430f5529_digital_clock

说明:这是一份msp430f5529开发板的数字钟例程,实现了数字时时钟,指针式时钟,背光调整等一系列完善的功能-This is a digital clock routine of msp430f5529, it has digital clock, pointer type clock, backlight adjustment and a series of perfect functions
<tanxiaoyao> 在 2024-11-19 上传 | 大小:2.5mb | 下载:0

[VHDL编程CPU

说明:设计一个简易cpu,包含指令集,能够实现有限指令的操作,具体见内部文档-Design a simplified CPU that has its own instructions which it can work with.
<韦壮焜> 在 2024-11-19 上传 | 大小:2.51mb | 下载:0

[VHDL编程quartuswork

说明:vhdl入门实例,一位全加器和一位半加器的quartus9.1程序,可直接运行(VHDL entry examples, a full adder and a half adder quartus9.1 program, can be run directly)
<芮芊 > 在 2024-11-19 上传 | 大小:2.51mb | 下载:0
« 1 2 ... .46 .47 .48 .49 .50 3751.52 .53 .54 .55 .56 ... 4311 »

源码中国 www.ymcn.org