资源列表

« 1 2 ... .13 .14 .15 .16 .17 3718.19 .20 .21 .22 .23 ... 4311 »

[VHDL编程lcd

说明:这是学习FPGA的学习代码,语言是VHDL,主要控制LCD12864的显示。-This is learning FPGA learning code, the language is VHDL, the main control display LCD12864.
<李明旭> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程SPI_IF

说明:本人编写的简易SPI协议,将8位数据和8位地址共16bit信息转换为1bit串行数据输出-SPI protocol
<lkg> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程-led_seg7

说明:数码管显示代码。希望数码管显示什么数字,只需要给数码管段选口送去相应译码信号。-Digital display code. What hope digital display digital, just give digital tube segment selector sent to the corresponding port decoded signal.
<cuixiao> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程mux16

说明:利用FPGA时序逻辑设计16位乘法器。利用时序逻辑设计可以使整体设计具备流水线结构-Sequential logic design using FPGA multiplier 16. Sequential logic design allows the use of the overall design with pipeline structure
<cuixiao> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程vga_dis

说明:该代码设计在VGA显示器上显示背景蓝色,中央绿色边框和粉色矩形。-The code is designed to display on a VGA monitor background blue, central green border and pink rectangle.
<cuixiao> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程my_uart_rx

说明:该代码实现监测是否有数据接收,若接收到数据,则将数据返回给发送方。-Monitor whether the code data is received, if the received data, the data is returned to the sender.
<cuixiao> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程ps2_key

说明:实现通过PS/2接收键盘的数据,然后将输入的大写字母转化成ASCII,通过串口传送给PC机。-Achieved through the PS/2 keyboard to receive data, and then enter the uppercase letters into ASCII, transferred to the PC via the serial port.
<cuixiao> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程booth

说明:8 bit signed boot multiplier
<amirhakh> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程arbitration

说明:arbiter code in verilog hdl
<vishwabharath> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程CRC-CCITT_3c120

说明:EP3C120硬件下的NIOSii运行,经过测试ok,CRC校验源码。-A table-driven implementation of CRC-CCITT checksums.
<李栋> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程dma-NIOSii_3c120

说明:EP3C120芯片上运行的DMA方式程序,经过验证ok。适合NIOSii代码修改或移植。-program for EP3C120 DMA process.
<李栋> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程hierarchical-code

说明:Abstract—This paper presents a highly effective compactor architecture for processing test responses with a high percentage of x-values. The key component is a hierarchical configurable masking register, which allows t
<shankar.m> 在 2024-11-19 上传 | 大小:2kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 3718.19 .20 .21 .22 .23 ... 4311 »

源码中国 www.ymcn.org