[VHDL编程] digital-clock

说明：Project of digital clock made in vhdl code.
<Corado> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ledseg

说明：这是一个数码管的ip核，只需将想要显示的值写进对应的apb寄存器就可在对应的数码管上显示-This is a digital tube of IP core, you only need to want to show the value of the written into the corresponding apb register can be displayed on the corresponding digital tub
<魏> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Latch

说明：閂鎖器在FPGA的代表 使用verilog HDL-Latch on behalf of the FPGA using verilog HDL
<sheng> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FREQMODN

说明：描述在verilog中除頻電路的verilog代碼-Described in verilog verilog code divider circuit
<sheng> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] clk

说明：五分频时钟的产生,分为两个，一个是不带边缘检测，另外一个带边缘检测-Fifth generation of the clock frequency is divided into two, one is a non-edge detection, and the other with edge detection
<凌紫萱> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] 16bit_ram

说明：利用vhdl语言在fpga实现十六位的ram 使用非常方便-Using vhdl fpga implementation sixteen languages ​ ​ in the ram is very convenient to use
<wang> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ledarray

说明：用vhdl语言,在QuartusII下,点阵显示欢迎使用系统-Using vhdl in QuartusII, the dot matrix display welcome to use the system
<刘海> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] 90166ram_16bit

说明：基于FPGA的片没ram的读写功能代码，能够写入和读出16bit的数据，适合初学者学习和模仿使用-FPGA-based tablets did not ram read and write function code can be written and read out the 16bit data, suitable for beginners to learn and imitate Use
<付神九> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] VGA_CTL

说明：FPGA VERILOG VGA源代码编写-FPGA VERILOG THIS IS A VGA VERILOG CODE
<liweic> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：Verilog,实现Uart的收、发功能-Verilog, achieve Uart the sending and receiving functions
<Julian> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLRS232Slave

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟
<yanganggang> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_async

说明：RS232串口通信代码，采用verilog HDL实现，在quartus上仿真通过并下载到fpga平台功能验证-RS232 CODE
<李飞> 在 2024-11-19 上传 | 大小：2kb | 下载：0