资源列表

« 1 2 ... .18 .19 .20 .21 .22 3723.24 .25 .26 .27 .28 ... 4311 »

[VHDL编程1_traffic_light

说明:交通灯verilog代码, 包括测试代码。-Traffic lights verilog code
<项中元> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程FIFO

说明:FIFO,先进先出缓冲器,verilog源代码,包括测试代码。-FIFO, FIFO buffer, verilog source code, including test code.
<项中元> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程LIFO

说明:LIFO,先进后出缓冲器(栈),verilog源代码,包括测试代码。-LIFO, last-out buffer (stack), verilog source code, including test code.
<项中元> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程32FIRVHDL

说明:基于FPGA的32阶FIR数字滤波器设计 源程序。设计使用了并行乘法器,运行速度更快,占用内存更小,延迟更小。 -32 order FIR digital filter based on FPGA design source program. Design USES parallel multiplier, faster and less memory, less delay.
<wanzhenyuan> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程datapath

说明:单片机PIC16C5X的datapath代码,包括ALU,alu_mux,w_reg和各个指令的代码-The datapath PIC16C5X microcontroller code, including ALU, alu_mux, w_reg and each instruction code
<泉哥哥> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程ParallelSerialMult

说明:用verilog代码实现了 并行线性序列乘法器,流水线技术实现了乘法操作-Verilog code using a linear sequence of parallel multipliers, pipeline technology to achieve a multiplication operation
<蒋帅> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程fir48

说明:48阶FIR滤波器的verilog,包含测试文件-48-order FIR filter verilog, including test paper
<lijinpeng> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程step_3

说明:刚买新开发版的资料 这是数码管显示部分 对新入门同学有一定指导作用-Just bought a new development version of the digital display data which is part of the new students have a guiding role entry
<黄兴> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程vhdl

说明:本文件夹包含了四个代码分别为十进制,六进制,六十进制和交通灯控制器的vhdl源码实现-This folder contains the four codes are decimal, hex, decimal, and six traffic light controller vhdl source implementation
<xiangyang> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程UART

说明:VHDL实现UART模块 可以实现与pc机的通信-VHDL realize UART module
<阿道夫> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程Project

说明:Design a sequential circuit that has two inputs w1 and w2 and an output z. A clock and a reset signal are also present. Its function is to compare the input sequences on the two inputs. If w1 ≠ w2 during any two co
<lijun> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程4bit_adder

说明:4-Bit adder with single bit adder
<ram> 在 2024-11-19 上传 | 大小:2kb | 下载:0
« 1 2 ... .18 .19 .20 .21 .22 3723.24 .25 .26 .27 .28 ... 4311 »

源码中国 www.ymcn.org