资源列表
[VHDL编程] VHDLRS232Slave
说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟<yanganggang> 在 2025-04-25 上传 | 大小：2kb | 下载：0
[VHDL编程] manchester
说明：manchester ABOUT CPLD 应用数字通信应用端口-manchester ABOUT CPLD<王> 在 2025-04-25 上传 | 大小：2kb | 下载：0
[VHDL编程] PID-controller
说明：用VHDL设计的PID控制器，带有VHDL测试平台代码-PID controller designed with VHDL,with VHDL testbench code.<叶宗英> 在 2025-04-25 上传 | 大小：2kb | 下载：0
[VHDL编程] kmp_matching
说明：基于fpga的字符查找KMP算法，verilog语言-Fpga-based character lookup KMP algorithm, verilog language<nick> 在 2025-04-25 上传 | 大小：2kb | 下载：0
[VHDL编程] LATTICE_synplifyPro_basic_flow
说明：LATTICE_synplifyPro_examples_basic_flow.zip,LATTICE 同步工程源码-LATTICE_synplifyPro_examples_basic_flow.zip，LATTICE simultaneous engineering source<zengwenbo> 在 2025-04-25 上传 | 大小：2kb | 下载：0
[VHDL编程] DoubleRoad
说明：用VHDL编写的FPGA程序，运行在ISE中，仿真通过，设计一种CCD的采集方案-The FPGA program written in VHDL, run in the ISE, simulation, design a kind of CCD acquisition scheme<Tom> 在 2025-04-25 上传 | 大小：2kb | 下载：0
[VHDL编程] fourroadccd
说明：一种CCD采集模式，思路采集，每路12位，思路同时实现48位高速传输。-A CCD acquisition mode, collection, each road 12, thinking the 48 high-speed transmission at the same time.<Tom> 在 2025-04-25 上传 | 大小：2kb | 下载：0
[VHDL编程] Digital-Clock
说明：1．具有‘时’、‘分’、‘秒’、‘毫秒’的数码管十进制数字显示。 2. 具有手动校时、校分的功能。 3．具有定时与闹钟功能，能在设定的时间使LED灯亮光。 4．能进行整点报时。即从59分50秒起，每隔2秒钟绿色LED灯点亮一次，连续5次，最后一次红色LED灯点亮一次，表明到达整点。 5、具有秒表功能，能显示1 秒，手动停止。 6、具有倒计时功能，显示小时、分钟、秒。 -1. With ' when'<wang> 在 2025-04-25 上传 | 大小：2kb | 下载：0