资源列表
[VHDL编程] manchester
说明:manchester ABOUT CPLD 应用数字通信应用端口-manchester ABOUT CPLD<王> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] PID-controller
说明:用VHDL设计的PID控制器,带有VHDL测试平台代码-PID controller designed with VHDL,with VHDL testbench code.<叶宗英> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] kmp_matching
说明:基于fpga的字符查找KMP算法,verilog语言-Fpga-based character lookup KMP algorithm, verilog language<nick> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] LATTICE_synplifyPro_basic_flow
说明:LATTICE_synplifyPro_examples_basic_flow.zip,LATTICE 同步工程源码-LATTICE_synplifyPro_examples_basic_flow.zip,LATTICE simultaneous engineering source<zengwenbo> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] DoubleRoad
说明:用VHDL编写的FPGA程序,运行在ISE中,仿真通过,设计一种CCD的采集方案-The FPGA program written in VHDL, run in the ISE, simulation, design a kind of CCD acquisition scheme<Tom> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] fourroadccd
说明:一种CCD采集模式,思路采集,每路12位,思路同时实现48位高速传输。-A CCD acquisition mode, collection, each road 12, thinking the 48 high-speed transmission at the same time.<Tom> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] EZ_USB_LOOPBACK
说明:本程序:EZ-USB在slave fifo模式下,利用FPGA控制EZ-USB的数据读写-This program: EZ-USB in slave fifo mode, use the EZ-USB FPGA control data read and write<陈培哲> 在 2024-11-19 上传 | 大小:2kb | 下载:0
[VHDL编程] Digital-Clock
说明:1.具有‘时’、‘分’、‘秒’、‘毫秒’的数码管十进制数字显示。 2. 具有手动校时、校分的功能。 3.具有定时与闹钟功能,能在设定的时间使LED灯亮光。 4.能进行整点报时。即从59分50秒起,每隔2秒钟绿色LED灯点亮一次,连续5次,最后一次红色LED灯点亮一次,表明到达整点。 5、具有秒表功能,能显示1 秒,手动停止。 6、具有倒计时功能,显示小时、分钟、秒。 -1. With ' when'<wang> 在 2024-11-19 上传 | 大小:2kb | 下载:0