[VHDL编程] xapp485

说明：XAPP485 - 以高达 666 Mbps 的速率在 Spartan-3E FPGA 中实现 1：7 的解串行化-XAPP485- to as high as the rate of 666 Mbps in the Spartan-3E FPGA to achieve the solution of 1:7 serialization
<mickwolf> 在 2024-11-19 上传 | 大小：2.25mb | 下载：0

[VHDL编程] cpu_design

说明：简单的CPU设计数字系统实验，使用的是精简指令，水平代码生成
<violet> 在 2024-11-19 上传 | 大小：2.25mb | 下载：0

[VHDL编程] pci_bridge

说明：基于WISHBONE的pci桥实现，包括功能模块和测试模块-Based on the pci bridge WISHBONE implementation, including functional modules and test modules
<敬笑> 在 2024-11-19 上传 | 大小：2.25mb | 下载：0

[VHDL编程] picture_in_picture_demo

说明：picture in picture information is given in this pdf-picture in picture information is given in this pdf...
<vishwas> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0

[VHDL编程] caijing

说明：这个是加密U盘的VHDL的源程序兼教学辅导，很具有实用性-U disk that is encrypted VHDL source program and coaching, it is practical
<张慧慧> 在 2024-11-19 上传 | 大小：2.25mb | 下载：0

[VHDL编程] sdram_ok

说明：sdram + FPGA sdram + FPGA sdram + FPGA-sdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGA
<cuiyifan> 在 2024-11-19 上传 | 大小：2.25mb | 下载：0

[VHDL编程] FPGA_DDS

说明：用FPGA实现DDS双通道信号发生器，具有调相功能-With FPGA realizing double channel DDS signal generator, has the function of system.all
<覃祖枢> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0

[VHDL编程] Matlab-Verilog-Linking

说明：Matlab Verilog Linking超級完整教學，可以-Matlab Verilog Linking super full of teaching, you can try
<yeqy> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0

[VHDL编程] Nexys3_BSB_Support_v_2_4

说明：xilinx FPGA 15个免费IP Core-xilinx FPGA IP Core
<汪伟> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0

[VHDL编程] sdr_sdram_controller

说明：使用verilog和VHDL实现 sdram_controller，代码清晰，测试过可以使用。-sdram_controller verilog vhdl
<gyj> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0

[VHDL编程] FIRAudio

说明：fı r_audio in verilog
<fakher> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0

[VHDL编程] class12

说明：uart串口接收模块，对接收的数据串转并-Uart serial port receiving module, the received data string and turn
<bh> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0