[VHDL编程] Chapter15-Adder

说明：书籍《精通Verilog HDL语言编程》中第15章的程序实例代码，是关于常用加法器的设计的，对于初学者有一定的帮助-Books "Proficient in Verilog HDL language programming" in Chapter 15 of the procedure code, common adder design have some help for beginners
<vb> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] cyclone_lcd_controller

说明：Altera 公司的cyclone II板子的LCD板子驱动程序-LCD driver for cyclone II of Altera company
<Jinspace> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] usb

说明：实现usb的通信，实现计算机和FPGA之间的同信-Realization of USB communication
<shanjiong> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] 4X4-key

说明：4X4键盘的扫描程序和键盘的消抖程序，使用VHDL语言编写的程序-The 4X4 keypad scanner and keyboard eliminate buffeting program VHDL language program
<lsw> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] WATCHDOG

说明：WATHCHDOG 代码，功能足够强大，公司级应用也可，适合有一定基础的学习。-WATHCHDOG code, powerful enough to company-level applications, suitable for a certain basis for learning.
<majp> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD

说明：its a sample code of using keyboard and lcd on fpga evulation board.
<tunca> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr_data_path

说明：sdram数据路径模块编程，经综合后壳生成rtl级电路图-SDRAM data path module shell programming, after comprehensive RTL-level circuit diagram is generated
<xiaojie> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] fuzzification

说明：cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
<neggaoui> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] fuzzy_rulebase

说明：cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
<neggaoui> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] parity

说明：Eight bit Parity generator in verilog with Mux Generador de paridad de ocho bits con multiplexor
<megasdra> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] A-4-bit-variable-modulus-counter

说明：用Verilog HDL设计一个4bit变模计数器和一个5bit二进制加法器。在4bit输入cipher的控制下，实现同步模5、模8、模10、模12及用任务调用语句实现的5bit二进制加法器，计数器具有同步清零和暂停计数的功能。主频为50MHz，要求显示频率为1Hz。-A 4-bit variable modulus counter and a 5bit of binary adder using Verilog HDL design.
<赵玉著> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ewgweg

说明：5959计时器及用数码管显示出来其中包括顶层程序和子程序-5959 timer and digital display including the top-level routines and subroutines
<赵玉著> 在 2024-11-19 上传 | 大小：2kb | 下载：0