资源列表

« 1 2 ... .59 .60 .61 .62 .63 3664.65 .66 .67 .68 .69 ... 4311 »

[VHDL编程te

说明:vhdl简单应用验证实例,包含设计以及验证源代码-simple vhdl design verify case
<saman哥> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程sheji

说明:伪随机码发射verilog HDL程序 大学生电子竞赛-Pseudo-random code transmitter verilog HDL program Undergraduate Electronic Contest
<朱守喜> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Electronic-clock

说明:用VHDL语言实现一个24进制的电子时钟,其中设置一些按键改变数值等-VHDL language with a 24-band electronic clock, which set up some key changes in values, etc.
<苏鸿> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程i2c1

说明:I2C串口通信模式实现了加速度传感器与FPGA的通信-realize the communication between accellaretor and FPGA
<沈学可> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程12bitRSAencoderadecoder

说明:我编写的一个12位rsa编码模块和解码模块,使用verilog模块-I wrote a 12-bit rsa encoding module and decoding module, use the verilog module
<Gevy> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程top_PR

说明:用户将使用具有局部重配置能力的ISE 12.1,进行综合HDL模块并完成设计。之后,使用PlanAhead12.1来布局规划设计,并内部调用执行和分析工具,包括:调用FPGA Editor查看设计实现 调用Constraint Editor创建时序约束;用Timing Analyzer进行时序分析。最后,用户可以用XUPV5开发板来进行硬件验证,并用iMPACT软件来下载全局和局部比特流。-Top-level design dynami
<许飞> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程TIMER

说明:SOPC 系统集成编译的TIMER IP核 Verilog代码-timer ip core in SOPC
<zy> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程I2C

说明:主要是介绍I2C如何进行控制,非常有用!-Major Functions:i2c controller
<baoweigang> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程clock2

说明:电子时钟,带清零复位端,可调时间才,时分加减-Electronic clock, with a clear reset, adjustable time
<whill> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程de_ct

说明:dual Elevator code devoleped for FPGA
<Mathew> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程ps2

说明:FPGA的ps2鼠标键盘接口(NiosII组件),verilog语言编写-Ps2 mouse and keyboard interface to the FPGA (NiosII components), verilog language
<陈明> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程9163C_3PI

说明:ILI9163C 4SPI驱动1.77TFT程序-ILI9163c 4spi drive program
<王建平> 在 2024-11-20 上传 | 大小:2kb | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 3664.65 .66 .67 .68 .69 ... 4311 »

源码中国 www.ymcn.org