资源列表

« 1 2 ... .57 .58 .59 .60 .61 3662.63 .64 .65 .66 .67 ... 4311 »

[VHDL编程uart

说明:串口发送和接收,异步串口中的发送和接收模块,功能较为简单。-Serial transmission, asynchronous serial port of the sending module, function is relatively simple.
<wei> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程New-Folder

说明:sequence generator using VHDL
<Arun C S> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程timer

说明:verilog秒表fpga 4位数码管显示-verilog digital display stopwatch 4
<刘欣> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程LCD

说明:It is source code of Timer used LCD module
<Spizero> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程fenpin

说明:3分频和1.5分频,可通过此思路进行奇数分频-1.5 and 3 frequency division
<徐震柳> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程DS1302_HDL

说明:DS1302的HDL控制代码哦,源代码哦-DS1302 control of HDL code Oh, oh source code
<Michael> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Practica-9

说明:DAC code to generate triangular signal fpga
<Jacob> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Practica-4

说明:vhdl code: crossover
<Jacob> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程alu-10-10

说明:16位运算器,包含+、-、与或非、移位等功能,内部指定a、b、cin,输入clk与rst,输出16位y与c\z标志位-16-bit arithmetic unit, including+,-, and or, shift and other functions, within the specified a, b, cin, input clk and rst, 16-bit output y and c \ z flag
<张海洋> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程FFTbutter

说明:FFT的旋转因子算法和蝶形处理器VHDL代码实现-The rotation factor FFT butterfly processor algorithm and VHDL code
<GC> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程keyboard

说明:PS2键盘控制数码管输入数字和点阵显示字母-PS2 keyboard control LED dot matrix display input numbers and letters
<王蕾> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程stallpipelinedown

说明:pipiline which will activate neg clk edge.
<kiran dash> 在 2024-11-20 上传 | 大小:2kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 3662.63 .64 .65 .66 .67 ... 4311 »

源码中国 www.ymcn.org