资源列表
[VHDL编程] vga_contr
说明:Vga controller. Implementation of VGA controller<invincible164> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] LS022Q8UX03B
说明:LS022Q8UX03B (NOKIA 6280) LCD module initialization source code<Den> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] VCO_WITH_PLL
说明:Plain VHDL (only for simulation, NOT for synthesis)<Mic> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] Integrator-comb_timing-state
说明:积分梳状滤波器和时序状态机的Verilog语言描述,适合硬件描述初学者-Integrator-comb filter and timing the Verilog language to describe state machines, hardware descr iption suitable for beginners<李菲> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] Shift-register
说明:两种移位寄存器——通用和桶形移位寄存器,用硬件描述语言Verilog编写,适合初学者。-Two kinds of shift register- common and barrel shift register in Verilog hardware descr iption language, suitable for beginners<李菲> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] 4multiper8adder
说明:加法器 和乘法器 包括超前进位的 等等 -Adders and multipliers, including the so-ahead<丁曦> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] FPGA-global-clk-design-
说明:FPGA的全局时钟应该是从晶振分出来的,最原始的频率。其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的;因为全局时钟需要驱动很多模块,所以全局时钟引脚需要有很大的驱动能力,FPGA一般都有一些专门的引脚用于作为全局时钟用,他们的驱动能力比较强-FPGA' s global clock should be divided out from the crystal, the frequency of the most<> 在 2024-11-20 上传 | 大小:2kb | 下载:0