资源列表
[VHDL编程] stallpipelineup
说明:pipelining used on negative clock edge<kiran dash> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] Verilog_devided
说明: Verilog HDL的分频器设计:二分频、三分频和奇分频 -Verilog HDL: the frequency is divided-by-2/3 or others<李方> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] plx_read_wr.cpp
说明:plx sdk 开发的读取下写 PLX 9054的代码 -plx sdk development of reading the code to write PLX 9054<毕亮> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] clock-a-stopwatch
说明:基于DE2-70平台,可实现功能: 1、在LCD上显示时间 2、在数码管上显示跑表-DE2-70-based platform, enabling functions: 1、display time on the LCD 2、display stopwatch the digital tube<Robert> 在 2024-11-20 上传 | 大小:2kb | 下载:0
[VHDL编程] DE2_pin_assignments
说明:DE2_pin_assignments DE2开发板引脚设置-DE2_pin_assignments DE2 development board pin<林培豪> 在 2024-11-20 上传 | 大小:2kb | 下载:0