[VHDL编程] fpu_32bit

说明：to implement single precision arithmetic
<ibraheem> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] 8f_adder

说明：8位全加器 实现8位全加器，先半加器 后一位全加器，最后8位全加器-eight add eight add eight add eight add eight add
<lyaww> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dd

说明：八位全加器的源代码，用verilog编写，没有附带测试程序-eight summury
<cc> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] counter

说明：使用verilog实现低位的十进制计数，高位的十六进制计数，带有Modelsim仿真测试文件-verilog Modelsim
<杨毅> 在 2024-11-20 上传 | 大小：2kb | 下载：1

[VHDL编程] wirelessSend

说明：无线模块PTR6100的verilog数据发送控制代码-code of the wireless module of PTR6100 based on verilog
<谭双平> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM-RGB-IIC-

说明：一键控制三色LED颜色变换，带掉电存储功能 当关机时自动存储关机状态，当下次开机时自动从关时机执行程序 -PWM control keys change color three-color LED with a power failure, power failure memory automatically when the state, the boot time from power-down execution when
<肖敏> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] encode

说明：Verilog HDL代码，RS（255，239）编码，未采用弱对偶基-Verilog HDL code, RS(255,239)encoder, without weak-dual base
<benjamin> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] fft_2048

说明：FPGA中基于2048点FFT的verilog程序-The FPGA verilog based on 2048 point FFT program
<张磊> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] t33

说明：交通灯控制系统 某路口有一条主干道和一条支干路交叉而成。根据统 计，主干道的交通流量为支路的两倍。要求： 1)、正常情况下，两路轮流放行，且主干道的放流时间 是支路的两倍。信号转换时，按照以下规律显示： 从通行变为停止时，按绿→黄→红次序变化； 从停止变为通行时，按红→闪动→绿次序变化； 主干道与支路的显示必须保证它们是交叉进行的。 2)、当路上出现特种车辆(如警车、消防车等)时，该路 口应将它立即放
<胡芳洲> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Chapter-1

说明：Verilog数字系统设计教程(第2版)”这本书的思考题没有答案，要多做实验和仿真-• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Desi
<shixiaodong> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] multiplier

说明：参数可配置的sequential 乘法器和booth 乘法器-verilog source code with configurable parameters for sequential multiplier and booth multiplier
<shuanghx> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog_Digital-tube-scanning

说明：仿顺序思想编写的数码管扫描，分为顶层模块、数据产生模块、数据传输模块、数码管扫描模块，直白易懂。-Written imitation of the order of thinking digital scanning, divided into top-level module, the data generation module, the data transfer mode Block, digital scanning mo
<woxx> 在 2024-11-20 上传 | 大小：2kb | 下载：0