[VHDL编程] hamming-code

说明：含有四个模块，分别是（1）16位序列产生与分组模块 （2）编码模块 （3）加错模块 （4）译码与分组串行 -Contains four modules, namely (1) 16 sequence generation and grouping module (2) encoding module (3) wrong module (4) decoding and packet serial
<whywhy> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] ds18b20

说明：verilog编写的ds18b20温度传感器程序，可综合-ds18b20 program written in verilog
<iweimo> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] exp_cnt_xuehao365_7seg

说明：计数器 数码管 3位十进制 exp_cnt_xuehao365_7seg.vhd为顶层文件-Counter digital tube three decimal exp_cnt_xuehao365_7seg. VHD for top level file
<zone> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] 20bitBINtoBCD

说明：在50MHz时钟下实现自增计数并驱动6位数码管进行显示-50MHz clock and drive six digital tube display increment count
<黎勇> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] test_work

说明：FPGA基本的常用模块，适合初学者了解基本的语言构成-FPGA basic common modules, suitable for beginners
<高祥> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] psram_controller

说明：PSRAM_CONTROLLER THE CONTROLLER IS USED FOR PSRAM AND AHB BUS IT HAVE FINISH SIMULATION OK FPGA VERIFY OK SYNTHSIS DESIGN COMPILER SPEED TO 200 mhz -THE CONTROLLER IS USED FOR PSRAM AND AHB BUS IT HAVE FINISH SIM
<steven.tung> 在 2025-04-28 上传 | 大小：3kb | 下载：1

[VHDL编程] 8b10_enc

说明：8B10B是应用最广泛的编码技术。它被用于串行连 接SCSI、串行ATA、光纤链路、吉比特以太网、XAUI（10吉比特接口）、PCIExpress总线、InfiniBand、 SeriaRapidIO、HyperTransport总线以及IEEE1394b接口（火线）技术中。-8b/10b has been widely adopted by a variety of high speed data communication stan
<gg> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] I2C

说明：i2c core : top module
<cuong> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_master_byte_ctrl

说明：i2c core : i2c master byte control
<cuong> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] spi

说明：SPI 通信模块 接收I2C读取/写入消息，并驱动I2C驱动模块读写I2C设备，发送返回消息 到上位机软件。-SPI communication module receives I2C read/write messages, and drive the I2C driver module to read and write I2C devices, send a return message to the host computer
<吴震> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] dclock

说明：数字秒表设计：设计计时范围为0.01—1h的数字秒表，程序分为分频，计数和显示三个模块-Digital stopwatch design: the design timing range of 0.01-1h digital stopwatch program is divided into three divider, counting and display module
<万里> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] Four-intelligent-responder-

说明：四路智能抢答器的VHDL实现，具有开始和复位功能，同时具有答题倒计时功能-Four intelligent responder VHDL implementation, with start and reset function, simultaneously has the answer countdown function
<杨琦> 在 2025-04-28 上传 | 大小：3kb | 下载：0