资源列表
[VHDL编程] jieshouji
说明:无线通信系统中最佳接收机的硬件描述语言,包括匹配滤波器、RAKE接收机的实现。-The realization of the RAKE receiver<laimeiling> 在 2025-03-01 上传 | 大小:3kb | 下载:0
[VHDL编程] watch
说明:基于DE-2的数字跑表设计,并带两种显示功能-DE-2-based digital stopwatch design, with two display<chenzhiwei> 在 2025-03-01 上传 | 大小:3kb | 下载:0
[VHDL编程] tst_bench_top
说明:I2C的测试testbench,测试程序运行状况-I2C-testing testbench, test procedures for operating conditions<李旭> 在 2025-03-01 上传 | 大小:3kb | 下载:0
[VHDL编程] i2c_slave_model
说明:I2C从机控制信号,控制I2C,保证正常工作 -I2C slave control signal, control, I2C, and guaranteed to work<李旭> 在 2025-03-01 上传 | 大小:3kb | 下载:0
[VHDL编程] divide_testbench
说明:除法描述,写的非常详细,真的很好用,可以作为一个工程的子模块使用-Descr iption of the division, written very detailed, really good, can be used as an engineering sub-module<chao> 在 2025-03-01 上传 | 大小:3kb | 下载:0
[VHDL编程] ENTITY-seg70-IS
说明:实现位选功能的VHDL 为了使数码管显示数值,首先要产生位选信号,即选中哪一个数码管来显示数值;其次,要给定段选信号,即数码管显示出什么数值或者符号-Choice function VHDL to digital display value, we must first generate the bit-select signal, that is, select a digital tube to display the value<袁浩然> 在 2025-03-01 上传 | 大小:3kb | 下载:0
[VHDL编程] reaction-time_FPGA_Verilog
说明:基于FPGA的反应时间测试机——verilog HDL-Based on the reaction time test machine in the FPGA- Verilog the HDL<Jackson> 在 2025-03-01 上传 | 大小:3kb | 下载:0