资源列表
[VHDL编程] Frame-synchronizer-
说明：原创，帧同步器的Verilog代码，在FPGA上验证实现过，无误。作为通信系统帧传输的仿真，有限状态机同步态和失步态的切换仿真。-Original Verilog code for fr a me synchronization, verify the implementation on the FPGA, and correct. fr a me transmission as the communication system sim<ZLS> 在 2025-04-28 上传 | 大小：3kb | 下载：0
[VHDL编程] LIBRARY-IEEE
说明：底层文件2：h_subber.VHD实现一位半减器 顶层文件：f_subber.VHD实现一位全减器 -The underlying file 2: h_subber.VHD-to achieve a half- Top-level file: f_subber.VHD the realization of a full subtracter<燕子> 在 2025-04-28 上传 | 大小：3kb | 下载：0
[VHDL编程] traffic_final
说明：在quartus软件环境下的编写的交通红绿灯，所需的VHDL语言程序-In quartus software environment and the writing of the traffic traffic lights, the VHDL language program<畅通> 在 2025-04-28 上传 | 大小：3kb | 下载：0
[VHDL编程] fifo8x8
说明：fifo 8x8 vhdl fifo_array is array(7 downto 0) of std_logic_vector with flag --Full fifo-- --half fifo-- --empty fifo-fifo 8x8 vhdl fifo_array is array(7 downto 0) of std_logic_vector with flag --Full fi<tata_fr_fr> 在 2025-04-28 上传 | 大小：3kb | 下载：0