[VHDL编程] ol_no_corr

说明：OL NO CORRECTION VHDL SOURCE CODE
<ttmos> 在 2025-01-22 上传 | 大小：307kb | 下载：0

[VHDL编程] SA_VHDL-

说明：a simple serial adder in vhdl, enjoy it
<afshin> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] conv_encoder

说明：TD-LTE中（3.1.7）咬尾卷积码编码器verilog代码-Tail-biting convolutional code encoder verilog code
<杨总> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] MSK

说明：FPGA中实现的MSK调制，带modelsim仿真。实际系统测试通过：载波和调制波信号频率可调。调制框图请参见樊昌信 通信原理247页-MSK modulation implemented in FPGA with modelsim simulation. The actual test system: a carrier wave signal and the modulation frequency is adjustable. S
<王佳兴> 在 2025-01-22 上传 | 大小：1.65mb | 下载：1

[VHDL编程] DSB

说明：FPGA中实现的DSB的AM调制，带Modelsim仿真，实际测试通过：载波频率，信号频率以及调制度可调。-The FPGA implemented in the DSB AM modulation with Modelsim simulation, the actual test: the carrier frequency, and modulation signal frequency is adjustable.
<王佳兴> 在 2025-01-22 上传 | 大小：1.28mb | 下载：0

[VHDL编程] FSK

说明：FPGA实现FSK调制，带Modelsim仿真，实际系统测试通过，载波信号，信号频率等可调。-FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.
<王佳兴> 在 2025-01-22 上传 | 大小：785kb | 下载：0

[VHDL编程] BPSK

说明：FPGA实现BPSK调制，带Modelsim仿真，实际系统测试通过，载波信号，调制波信号频率可调-FPGA implementation BPSK modulation with Modelsim simulation, the actual system test, the carrier signal, modulated wave signal frequency adjustable
<王佳兴> 在 2025-01-22 上传 | 大小：1.04mb | 下载：0

[VHDL编程] scr

说明：12864显示字符和汉字 ，驱动12864,包括初始化/地址和数据的写 -12864 display characters and Chinese characters, the driver 12864, including the initialization/address and write data
<张东豪> 在 2025-01-22 上传 | 大小：4kb | 下载：0

[VHDL编程] ARM_37numbers_32bits

说明：ARM架构下的32位37个寄存器组的verilog源码-ARM architecture 32 37 register banks verilog source
<daniel> 在 2025-01-22 上传 | 大小：2kb | 下载：0

[VHDL编程] MIPS_32numbers_32bits

说明：MIPS架构下的32位32个寄存器组的verilog源码-MIPS architecture 32 32 register banks verilog source
<daniel> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] ARM_shift_32bits

说明：ARM架构下的32位桶形移位器的verilog源码-32-bit barrel shifter verilog ARM architecture of the source
<daniel> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] MIPS_shift_8bits

说明：ARM架构下的8位桶形移位器的verilog源码-8 barrel shifter ARM architecture of verilog source
<daniel> 在 2025-01-22 上传 | 大小：368kb | 下载：0